[發(fā)明專利]基于類路由技術(shù)的高速LDPC碼譯碼器

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200710092500.2
• 申請(qǐng)日: 2007-07-31
• 公開(kāi)（公告）號(hào): CN101106382A
• 公開(kāi)（公告）日: 2008-01-16
• 發(fā)明（設(shè)計(jì)）人: 謝東福;王琳;肖旻;張建文;徐位凱;陳崗
• 申請(qǐng)（專利權(quán)）人: 重慶蓋爾樂(lè)普科技發(fā)展有限公司
• 主分類號(hào): H03M13/11
• 分類號(hào): H03M13/11
• 代理公司: 重慶華科專利事務(wù)所
• 代理人: 康海燕

1.基于類路由技術(shù)的高速LDPC碼譯碼器，變量點(diǎn)計(jì)算單元VNU級(jí)聯(lián)雙口RAM陣列構(gòu)成VNU結(jié)點(diǎn)單元，校驗(yàn)點(diǎn)計(jì)算單元CNU級(jí)聯(lián)雙口RAM陣列構(gòu)成CNU結(jié)點(diǎn)單元，其特征在于，一系列VNU結(jié)點(diǎn)單元的輸出端直接連接獨(dú)立的CNU的輸入端，并通過(guò)VNU輸出存儲(chǔ)控制器控制下的開(kāi)關(guān)矩陣，分別連接到一系列CNU結(jié)點(diǎn)單元；一系列CNU節(jié)點(diǎn)單元的輸出通過(guò)CNU輸出存儲(chǔ)控制單元控制下的開(kāi)關(guān)矩陣，分別連接到一系列VNU結(jié)點(diǎn)單元的輸入端。

2.根據(jù)權(quán)利要求1所述的高速LDPC碼譯碼器，其特征在于，VNU結(jié)點(diǎn)單元的數(shù)量等于LDPC碼校驗(yàn)點(diǎn)的最大度，CNU結(jié)點(diǎn)單元的數(shù)量不受限制。

3.根據(jù)權(quán)利要求1所述的高速LDPC碼譯碼器，其特征在于，CNU結(jié)點(diǎn)單元中的RAM陣列僅存儲(chǔ)當(dāng)前迭代所需的變量點(diǎn)信息，VNU結(jié)點(diǎn)單元中的每個(gè)雙口RAM陣列的前一部分存儲(chǔ)上一次迭代生成的校驗(yàn)點(diǎn)信息，后一部分存儲(chǔ)本次迭代生成的校驗(yàn)點(diǎn)信息。

4.根據(jù)權(quán)利要求1所述的高速LDPC碼譯碼器，其特征在于，路由信息和地址信息根據(jù)變量點(diǎn)和校驗(yàn)點(diǎn)分組后形成的對(duì)應(yīng)關(guān)系生成，VNU輸出存儲(chǔ)控制器控制將VNU結(jié)點(diǎn)單元的輸出信息送入相應(yīng)的CNU結(jié)點(diǎn)單元，CNU輸出存儲(chǔ)控制器提供VNU結(jié)點(diǎn)單元中雙口RAM陣列的地址信息，控制將CNU結(jié)點(diǎn)單元的輸出信息送入相應(yīng)的VNU結(jié)點(diǎn)單元。

5.根據(jù)權(quán)利要求2所述的高速LDPC碼譯碼器，其特征在于，所述LDPC碼校驗(yàn)點(diǎn)的度由譯碼器H矩陣中對(duì)應(yīng)行的非零元素個(gè)數(shù)確定，LDPC碼變量點(diǎn)的度由譯碼器H矩陣中對(duì)應(yīng)列的非零元素個(gè)數(shù)確定。

6.基于類路由技術(shù)的高速LDPC碼譯碼器，變量點(diǎn)計(jì)算單元VNU級(jí)聯(lián)雙口RAM陣列構(gòu)成VNU結(jié)點(diǎn)單元，校驗(yàn)點(diǎn)計(jì)算單元CNU級(jí)聯(lián)雙口RAM陣列構(gòu)成CNU結(jié)點(diǎn)單元，其特征在于，一系列CNU結(jié)點(diǎn)單元的輸出端直接連接獨(dú)立的VNU的輸入端，并通過(guò)CNU輸出存儲(chǔ)控制器控制下的開(kāi)關(guān)矩陣，分別連接到一系列VNU結(jié)點(diǎn)單元；一系列VNU節(jié)點(diǎn)單元的輸出通過(guò)VNU輸出存儲(chǔ)控制單元控制下的開(kāi)關(guān)矩陣，分別連接到一系列CNU結(jié)點(diǎn)單元的輸入端。

7.根據(jù)權(quán)利要求6所述的高速LDPC碼譯碼器，其特征在于，CNU結(jié)點(diǎn)單元的數(shù)量等于LDPC碼變量點(diǎn)的最大度，VNU結(jié)點(diǎn)單元的數(shù)量不受限制。

8.根據(jù)權(quán)利要求6所述的高速LDPC碼譯碼器，其特征在于，VNU結(jié)點(diǎn)單元中的RAM陣列僅存儲(chǔ)當(dāng)前迭代所需的校驗(yàn)點(diǎn)信息，VNU結(jié)點(diǎn)單元中的雙口RAM陣列的前一部分存儲(chǔ)上一次迭代生成的變量點(diǎn)信息，后一部分存儲(chǔ)本次迭代生成的變量點(diǎn)信息。

9.根據(jù)權(quán)利要求6所述的高速LDPC碼譯碼器，其特征在于，路由信息和地址信息根據(jù)變量點(diǎn)和校驗(yàn)點(diǎn)分組后形成的對(duì)應(yīng)關(guān)系生成，VNU輸出存儲(chǔ)控制器控制將VNU結(jié)點(diǎn)單元的輸出信息送入相應(yīng)的CNU結(jié)點(diǎn)單元，CNU輸出存儲(chǔ)控制器控制將CNU結(jié)點(diǎn)單元的輸出信息送入相應(yīng)的VNU結(jié)點(diǎn)單元。

10.根據(jù)權(quán)利要求7所述的高速LDPC碼譯碼器，其特征在于，所述LDPC碼校驗(yàn)點(diǎn)的度由譯碼器H矩陣中對(duì)應(yīng)行的非零元素個(gè)數(shù)確定，LDPC碼變量點(diǎn)的度由譯碼器H矩陣中對(duì)應(yīng)列的非零元素個(gè)數(shù)確定。