[發明專利]基于流水線工作方式的LDPC碼譯碼器

無效

• 申請號: 200710092476.2
• 申請日: 2007-07-24
• 公開（公告）號: CN101093999A
• 公開（公告）日: 2007-12-26
• 發明（設計）人: 王琳;謝東福;徐位凱;范雷;張建文
• 申請（專利權）人: 廈門大學
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 重慶華科專利事務所
• 代理人: 康海燕

1、一種基于流水線工作方式的LDPC碼譯碼器，包括，一個校驗點計算單元CNU，一系列變量點計算單元VNU以及一系列雙口RAM陣列，其特征在于，一系列變量點計算單元分別級聯雙口RAM陣列，VNU的輸出端均連接CNU的輸入端，??CNU的輸出連接雙口RAM陣列輸入端，由雙口RAM陣列對CNU的輸出進行數據緩存，由校驗點的度確定VNU的數量及雙口RAM陣列的數量，每個雙口RAM陣列由一系列獨立的雙口RAM組成，其數量由變量點的度確定。

2、根據權利要求1所述的LDPC碼譯碼器，其特征在于，每個雙口RAM陣列分成兩部分，前一部分存儲當前迭代所需信息，后一部分存儲當前CNU生成的信息。

3、根據權利要求1或2所述的LDPC碼譯碼器，其特征在于，所述LDPC碼中矩陣的行表示變量點，列表示校驗點。

4、根據權利要求3所述的LDPC碼譯碼器，其特征在于，所述校驗點的度為校驗點最多關聯的變量點數，變量點的度為變量點最多關聯的校驗點數，其數量由矩陣中相應行或列中非零元素的個數確定。

5、一種基于流水線工作方式的LDPC碼譯碼器，包括，一個變量點計算單元VNU、一系列校驗點計算單元CNU、以及一系列雙口RAM陣列，其特征在于，一系列校驗點計算單元分別級聯對應的雙口RAM陣列，CNU的輸出端均連接VNU的輸入端，VNU的輸出端連接雙口RAM陣列輸入端，由雙口RAM陣列對VNU的輸出信息進行數據緩存，由變量點的度確定CNU的數量及雙口RAM陣列的數量，每個雙口RAM陣列由一系列獨立的雙口RAM組成，其數量由校驗點的度確定。

6、根據權利要求5所述的LDPC碼譯碼器，其特征在于，每個雙口RAM陣列分成兩部分，前一部分存儲當前迭代所需信息，后一部分存儲當前VNU生成的信息。

7、根據權利要求5或6所述的LDPC碼譯碼器，其特征在于，LDPC碼中矩陣的行表示變量點，列表示校驗點。

8、根據權利要求7所述的LDPC碼譯碼器，其特征在于，由矩陣中相應行或列中非零元素的個數確定校驗點的度或變量點的度。