[發(fā)明專(zhuān)利]制造集成電路的方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200710091630.4
• 申請(qǐng)日: 2007-04-03
• 公開(kāi)（公告）號(hào): CN101055426A
• 公開(kāi)（公告）日: 2007-10-17
• 發(fā)明（設(shè)計(jì)）人: 肯尼斯·J.·古德瑙;格利高里·J.·曼恩;詹森·M.·諾曼;賽拉弗諾·布伊蒂
• 申請(qǐng)（專(zhuān)利權(quán)）人: 國(guó)際商業(yè)機(jī)器公司
• 主分類(lèi)號(hào): G03F7/20
• 分類(lèi)號(hào): G03F7/20;H01L21/00;H01L21/82;H01L27/02;G06F17/50
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專(zhuān)利商標(biāo)事務(wù)所
• 代理人: 康建峰

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施例一般地涉及集成電路的制造，更特別地，涉及用于將電路圖案轉(zhuǎn)換為集成電路晶片的曝光掩模。

背景技術(shù)

當(dāng)今，限定并執(zhí)行集成電路(IC)的設(shè)計(jì)和制造流程，以建立限定特殊芯片設(shè)計(jì)的掩模。特別地，在今天的制造工業(yè)中的標(biāo)準(zhǔn)作法是將芯片設(shè)計(jì)投放于掩模室，該掩模室建立可用于芯片設(shè)計(jì)制造的一組公共的掩模。對(duì)于這種傳統(tǒng)制造過(guò)程的改進(jìn)一般集中在新的掩模和曝光技術(shù)的開(kāi)發(fā)上，而且，制造過(guò)程的一些可替換方法本身已經(jīng)被提出和執(zhí)行了。例如，一個(gè)方法是為特定功能(例如，存儲(chǔ)器、計(jì)算機(jī)處理單元等)建立分離的芯片，并將這些分離的芯片在襯底載體上連接在一起，例如多芯片組件(MCM)。但是，這種MCM方法增加了性能代價(jià)、封裝復(fù)雜性和成本。其它可替換的方法包括使用不同的掩模來(lái)同時(shí)處理芯片的分離區(qū)域(例如，當(dāng)芯片面積超過(guò)了晶片曝光工具能力的限制時(shí)用于制造大存儲(chǔ)技術(shù)的不同掩模)。為了使得適當(dāng)?shù)夭⒊浞值貙?duì)準(zhǔn)，該晶片曝光工具能夠通過(guò)執(zhí)行非嚴(yán)格覆蓋規(guī)則(例如在覆蓋邊界的雙寬度線)把使用不同掩模所處理的不同形狀對(duì)準(zhǔn)。還有其它可替換的方法，包括在相同的芯片上使用多標(biāo)線，而不需要在芯片/晶片曝光期間重新裝載掩模或增加附加的步驟。另一種方法是通過(guò)低功率無(wú)線芯片內(nèi)網(wǎng)絡(luò)將分離的知識(shí)產(chǎn)權(quán)(IP)邏輯(即為特殊的重要功能而設(shè)計(jì)的電路塊)連接至芯片中的其它電路，而不需要放寬對(duì)準(zhǔn)的基本規(guī)則。

然而，當(dāng)技術(shù)幾何結(jié)構(gòu)降低至亞微米量級(jí)，涉及非常大而復(fù)雜的設(shè)計(jì)的開(kāi)發(fā)投入、成本、資格投入及風(fēng)險(xiǎn)都顯著地提高。對(duì)于更小的幾何結(jié)構(gòu)，那些需要設(shè)計(jì)在掩模上的形狀必須具有可以因周?chē)螤疃煌奶厥馓匦浴＠纾Q周?chē)拿芏龋匦慰梢跃哂胁煌某叽绾吞匦浴＜词垢鶕?jù)上面列出的可替換的制造方法，這也在當(dāng)今的制造中產(chǎn)生一個(gè)問(wèn)題，而且，這將是對(duì)于未來(lái)前沿領(lǐng)先技術(shù)而言非常大的問(wèn)題。也就是說(shuō)，隨著集成電路的尺寸不斷減少而密度不斷增加，與制造集成電路相關(guān)聯(lián)的、以使其滿足所需要的定時(shí)和性能標(biāo)準(zhǔn)的成本和處理次數(shù)將不斷提高。

因此，本領(lǐng)域存在對(duì)新開(kāi)發(fā)和制造手段的需要，其將最小化這些問(wèn)題并改進(jìn)第一次成功的能力，同時(shí)潛在地減少成本和周轉(zhuǎn)時(shí)間(TAT)。更特別地，本領(lǐng)域存在對(duì)中間途經(jīng)方法的需要，其影響整個(gè)芯片設(shè)計(jì)方法的表現(xiàn)和MCM方法的生產(chǎn)能力。

發(fā)明內(nèi)容

考慮到上面的問(wèn)題，這里公開(kāi)制造方法的實(shí)施例，該方法創(chuàng)建并保持用于對(duì)具有符合所創(chuàng)建的性能和定時(shí)要求的各種結(jié)構(gòu)的不同電路塊進(jìn)行構(gòu)圖的預(yù)先制作和預(yù)先限定掩模的庫(kù)。本方法的實(shí)施例還使用對(duì)包括至少一個(gè)從庫(kù)中選擇的掩模的多個(gè)掩模的曝光，以在襯底上進(jìn)行整個(gè)集成電路設(shè)計(jì)的構(gòu)圖。因此，對(duì)于給定的集成電路設(shè)計(jì)，可以從庫(kù)中選擇預(yù)先制作/預(yù)先限定的掩模，以對(duì)設(shè)計(jì)電路的一個(gè)、一些或所有塊進(jìn)行構(gòu)圖。可選地，還可以特別地制作和限定另外的掩模以對(duì)設(shè)計(jì)中的其它電路塊進(jìn)行構(gòu)圖。可電氣性連接以此方式所構(gòu)圖的電路塊，來(lái)完成集成電路設(shè)計(jì)。使用預(yù)先制作和預(yù)先限定的掩模保證理想的掩模質(zhì)量。由于使用多掩模允許對(duì)較重要的電路采用較嚴(yán)格的規(guī)則而對(duì)不太重要的電路采用較寬松的規(guī)則，因此，產(chǎn)生了改進(jìn)的集成電路生產(chǎn)線。

更特別的，本方法包括先建立用于對(duì)具有符合所創(chuàng)建的性能和定時(shí)要求的各種結(jié)構(gòu)的不同電路塊進(jìn)行構(gòu)圖的預(yù)先制作和預(yù)先生產(chǎn)的掩模的庫(kù)。為了建立該庫(kù)，為庫(kù)中的包含物設(shè)計(jì)并選擇不同的電路塊，每個(gè)電路塊都具有所創(chuàng)建的定時(shí)和性能要求。應(yīng)該如此創(chuàng)建該庫(kù)使得其含有集成電路經(jīng)常需要的許多核心或一般電路塊。例如，這些不同的電路塊可以包括器件、處理器、片上系統(tǒng)、串行鏈路、存儲(chǔ)結(jié)構(gòu)、可編程邏輯、鎖相環(huán)(PLL)、輸入/輸出(IO)電路等。

接下來(lái)，布置用于這些電路塊的結(jié)構(gòu)，并設(shè)計(jì)、制作和限定對(duì)其進(jìn)行構(gòu)圖的掩模。也就是說(shuō)，為每個(gè)塊創(chuàng)建并驗(yàn)證預(yù)定的掩模規(guī)格以及用于掩模形成和處理的規(guī)則集，以便任何使用這些掩模而最終形成的塊將符合所創(chuàng)建的定時(shí)和性能要求。然后根據(jù)該設(shè)計(jì)使用傳統(tǒng)的或其它掩模形成技術(shù)形成掩模。

可選地，可以特殊地設(shè)計(jì)每個(gè)塊及其相應(yīng)的掩模，以使得當(dāng)在襯底中形成電路塊時(shí)，該塊可以與公共的一般接口相連并因此與其它電路塊互聯(lián)。

當(dāng)形成每個(gè)掩模時(shí)，可以對(duì)其進(jìn)行檢查以確定其是否符合所預(yù)定的設(shè)計(jì)規(guī)格(即確定其形成是否有錯(cuò)誤)。如果需要，可以再形成或再檢查那些不符合所預(yù)定的設(shè)計(jì)規(guī)格的掩模。