[發明專利]制造集成電路的方法

無效

• 申請號: 200710091630.4
• 申請日: 2007-04-03
• 公開（公告）號: CN101055426A
• 公開（公告）日: 2007-10-17
• 發明（設計）人: 肯尼斯·J.·古德瑙;格利高里·J.·曼恩;詹森·M.·諾曼;賽拉弗諾·布伊蒂
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G03F7/20
• 分類號: G03F7/20;H01L21/00;H01L21/82;H01L27/02;G06F17/50
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 康建峰

1.一種制造集成電路的方法，包括：

設計多個掩模，

其中所述多個掩模包含用于相應電路塊的構圖，所述電路塊具有相應的性能和定時要求；

分別對每個所述掩模執行以下步驟：

形成所述掩模；

使用所形成的掩模來在測試芯片上形成相應電路塊；以及

電氣測試所述測試芯片以確定所形成的相應電路塊是否滿足相應的性能和定時要求，并且

如果不滿足，則重復所述掩模的設計；

一旦滿足，則將所述掩模保存在庫中。

2.如權利要求1所述的方法，其中所述設計包括對每一所述掩模建立預定的掩模規格和用于掩模形成的規則集。

3.如權利要求1所述的方法，還包括：

在使用所形成的掩模形成所述相應電路塊之前，檢查所形成的掩模以確定所形成的掩模是否符合相應的預定掩模規格；以及

如果不符合，則重復所述掩模的形成。

4.如權利要求1所述的方法，還包括使用對應于第一電路塊的第一掩模和對應于第二電路塊的第二掩模中的至少一個來構圖襯底，其中所述第一掩模是從所述庫中選出的。

5.如權利要求1所述的方法，其中所述多個電路塊包括處理器、片上系統(SOC)、串行鏈路、存儲結構、可編程邏輯、鎖相環和輸入/輸出電路中的至少一個。

6.如權利要求1所述的方法，其中所述多個電路塊包括器件。

7.一種制造集成電路的方法，包括：

設計多個電路塊，其能夠通過襯底中的一般接口互聯；

設計多個掩模，

其中每個所述掩模包含用于所述電路塊中相應一個的構圖，所述電路塊具有相應的性能和定時要求；

分別對每個所述掩模執行以下步驟：

形成所述掩模；

使用所形成的掩模來在測試芯片上形成相應電路塊；以及

電氣測試所述測試芯片以確定所形成的相應電路塊是否滿足相應的性能和定時要求，并且

如果不滿足，則重復所述相應掩模的設計；

一旦滿足，則將所述掩模保存在庫中。

8.如權利要求7所述的方法，其中所述設計多個掩模包括對每一所述掩模建立預定的掩模規格和用于掩模形成的規則集。

9.如權利要求7所述的方法，還包括：

在使用所形成的掩模形成所述相應電路塊之前，檢查所形成的掩模以確定所形成的掩模是否符合相應的預定掩模規格；以及

如果不符合，則重復所述掩模的形成。

10.如權利要求7所述的方法，其中所述多個電路塊包括處理器、片上系統(SOC)、串行鏈路、存儲結構、可編程邏輯、鎖相環和輸入/輸出電路中的至少一個。

11.如權利要求7所述的方法，其中所述多個電路塊包括器件。

12.一種制造集成電路的方法，所述方法包括：

設計多個掩模，

其中所述多個掩模包含用于相應電路塊的構圖，所述電路塊具有相應的性能和定時要求；

分別對每個所述掩模執行以下步驟：

形成所述掩模；

使用所形成的掩模來在測試芯片上形成相應電路塊；以及

電氣測試所述測試芯片以確定所形成的相應電路塊是否滿足相應的性能和定時要求，并且

如果不滿足，則重復所述掩模的設計；

一旦滿足，則將所述掩模保存在庫中；

設計包括多個電路塊的集成電路，其中所述多個電路塊至少包括第一電路塊和第二電路塊，所述第一電路塊具有預定的性能和定時要求；

從所述庫中選擇包含用于所述第一電路塊的第一構圖的第一掩模；

使用所述第一掩模將所述第一構圖傳遞入襯底；和

使用第二掩模將所述第二電路塊的第二構圖傳遞入襯底。

13.如權利要求12所述的方法，其中所述設計多個掩模包括對每一所述掩模建立預定的掩模規格和用于掩模形成的規則集。

14.如權利要求12所述的方法，還包括從所述庫中選擇所述第二掩模、制成所述第二掩模、以及使用標準設計流程和規則集實現所述第二掩模中的一個步驟。

15.如權利要求12所述的方法，其中所述集成電路的設計還包括設計所述第二電路塊以具有符合相應應用要求的相應應用邏輯。