[發(fā)明專(zhuān)利]低差動(dòng)電壓輸出電路

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200710091613.0
• 申請(qǐng)日: 2007-04-03
• 公開(kāi)（公告）號(hào): CN101282108A
• 公開(kāi)（公告）日: 2008-10-08
• 發(fā)明（設(shè)計(jì)）人: 黃俊乂
• 申請(qǐng)（專(zhuān)利權(quán)）人: 聯(lián)詠科技股份有限公司
• 主分類(lèi)號(hào): H03F3/45
• 分類(lèi)號(hào): H03F3/45
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 蒲邁文;黃小臨

1.?一種低差動(dòng)電壓輸出電路，包括：

一電壓產(chǎn)生器，用以產(chǎn)生一第一偏壓、一第二偏壓及一箝制電壓；以及

一差動(dòng)輸出單元，包括：

一第一受控電流源，依據(jù)該第一偏壓而將其所提供電流的值箝制在一第一預(yù)設(shè)范圍；

一第一開(kāi)關(guān)，具有第一端、第二端及控制端，該第一開(kāi)關(guān)的第一端耦接該第一受控電流源，該第一開(kāi)關(guān)的控制端接收一第一時(shí)序訊號(hào)，據(jù)以決定是否導(dǎo)通；

一第二開(kāi)關(guān)，具有第一端、第二端及控制端，該第二開(kāi)關(guān)的第一端耦接該第一受控電流源，該第二開(kāi)關(guān)的控制端接收一第二時(shí)序訊號(hào)，據(jù)以決定是否導(dǎo)通；

一第三開(kāi)關(guān)，具有第一端、第二端及控制端，該第三開(kāi)關(guān)的第一端耦接該第一開(kāi)關(guān)的第二端，并輸出一第一輸出訊號(hào)，該第三開(kāi)關(guān)的控制端接收一第三時(shí)序訊號(hào)，據(jù)以決定是否導(dǎo)通；

一第四開(kāi)關(guān)，具有第一端、第二端及控制端，該第四開(kāi)關(guān)的第一端耦接該第二開(kāi)關(guān)的第二端，并輸出一第二輸出訊號(hào)，該第四開(kāi)關(guān)的控制端接收一第四時(shí)序訊號(hào)，據(jù)以決定是否導(dǎo)通；

一第二受控電流源，耦接該第三開(kāi)關(guān)的第二端及該第四開(kāi)關(guān)的第二端，并依據(jù)該第二偏壓而將其所提供電流的值箝制在一第二預(yù)設(shè)范圍；以及

一共模電壓電路，用以依據(jù)該箝制電壓，將該第一輸出訊號(hào)與該第二輸出訊號(hào)的一共模電壓箝制在一第三預(yù)設(shè)范圍。

2.?如權(quán)利要求1所述的低差動(dòng)電壓輸出電路，其中該第一開(kāi)關(guān)及該第二開(kāi)關(guān)各包括一PMOS晶體管，且PMOS晶體管的源極、漏極與柵極分別作為該第一開(kāi)關(guān)的第一端、第二端及控制端，以及分別作為該第二開(kāi)關(guān)的第一端、第二端及控制端，而該第三開(kāi)關(guān)及該第四開(kāi)關(guān)各包括一NMOS晶體管，且NMOS晶體管的漏極、源極與柵極分別作為該第三開(kāi)關(guān)的第一端、第二端及控制端，以及分別作為該第四開(kāi)關(guān)的第一端、第二端及控制端。

3.?如權(quán)利要求2所述的低差動(dòng)電壓輸出電路，其中該第一受控電流源包括一PMOS晶體管，該P(yáng)MOS晶體管的源極耦接一電源電壓，該P(yáng)MOS晶體管的漏極耦接該第一開(kāi)關(guān)的源極及該第二開(kāi)關(guān)的源極，該P(yáng)MOS晶體管的柵極接收該第一偏壓，而該第二受控電流源包括一NMOS晶體管，該NMOS晶體管的漏極耦接該第三開(kāi)關(guān)的源極及該第四開(kāi)關(guān)的源極，該NMOS晶體管的源極耦接一共同電位，該NMOS晶體管的柵極接收該第二偏壓。

4.?如權(quán)利要求3所述的低差動(dòng)電壓輸出電路，其中該電壓產(chǎn)生器包括：

一第一NMOS晶體管，其漏極與柵極相接，且該第一NMOS晶體管的漏極接收一參考電流，該第一NMOS晶體管的源極耦接該共同電位；

一第二NMOS晶體管，其源極耦接該共同電位，且該第二NMOS晶體管的柵極耦接該第一NMOS晶體管的柵極，并輸出該第二偏壓；

一第一PMOS晶體管，其源極耦接該電源電壓，其漏極耦接該第二NMOS晶體管的漏極；以及

一第一放大器電路，具有正輸入端、負(fù)輸入端及輸出端，其負(fù)輸入端耦接一參考電壓，而其正輸入端耦接該第二NMOS晶體管的漏極與該第一PMOS晶體管的漏極，用以將上述二個(gè)漏極的電壓箝制在該參考電壓，且該第一放大器電路的輸出端耦接該第一PMOS晶體管的柵極，并輸出該第一偏壓，

其中該參考電壓用來(lái)當(dāng)做該箝制電壓。

5.?如權(quán)利要求4所述的低差動(dòng)電壓輸出電路，其中該第一PMOS晶體管及作為該第一受控電流源的PMOS晶體管二者的尺寸大小成比例，該第二NMOS晶體管及作為該第二受控電流源的NMOS晶體管二者的尺寸大小成比例，且作為該第一開(kāi)關(guān)的PMOS晶體管及作為該第二開(kāi)關(guān)的PMOS晶體管二者的尺寸大小一樣，作為該第三開(kāi)關(guān)的NMOS晶體管及作為該第四開(kāi)關(guān)的NMOS晶體管二者的尺寸大小一樣。

6.?如權(quán)利要求4所述的低差動(dòng)電壓輸出電路，其中該電壓產(chǎn)生器還包括：

一電壓源，該電壓源的負(fù)端耦接該共同電位，該電壓源的正端耦接該第一放大器電路的負(fù)輸入端，并輸出該參考電壓。

7.?如權(quán)利要求4所述的低差動(dòng)電壓輸出電路，其中該電壓產(chǎn)生器還包括：

一單位增益級(jí)，用以接收該參考電壓，并增強(qiáng)該參考電壓的驅(qū)動(dòng)力，以輸出作為該箝制電壓。