[發(fā)明專利]閃存的二維數(shù)據(jù)寫入方法及裝置

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200710090896.7
• 申請(qǐng)日: 2007-04-11
• 公開(kāi)（公告）號(hào): CN101286135A
• 公開(kāi)（公告）日: 2008-10-15
• 發(fā)明（設(shè)計(jì)）人: 陳明勝
• 申請(qǐng)（專利權(quán)）人: 宇瞻科技股份有限公司
• 主分類號(hào): G06F12/02
• 分類號(hào): G06F12/02
• 代理公司: 北京英賽嘉華知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 余朦;方挺

技術(shù)領(lǐng)域

本發(fā)明涉及一種閃存，特別涉及一種用以提高閃存存取速度的儲(chǔ)存方法及裝置。

背景技術(shù)

在現(xiàn)代科技快速發(fā)展的環(huán)境中，計(jì)算機(jī)在生活中扮演著舉足輕重的角色，尤其在邁向信息化作業(yè)的各個(gè)工作環(huán)境里，計(jì)算機(jī)結(jié)合文書、簡(jiǎn)報(bào)、電子表格等各種軟硬件，已成為企業(yè)不可或缺的設(shè)備。在要求便利的如今，可攜式信息產(chǎn)品，如隨身儲(chǔ)存裝置，更是個(gè)人工作中的一大利器，尤其是在近年來(lái)發(fā)展非常快速的以固體內(nèi)存為主軸的隨身儲(chǔ)存裝置。該儲(chǔ)存裝置除了攜帶方便的設(shè)計(jì)結(jié)構(gòu)外，其容量高、存取速度快都是閃存(FLASH?MEMORY)的優(yōu)點(diǎn)，目前已成為可攜式儲(chǔ)存裝置的主流。

雖然目前可攜式儲(chǔ)存裝置所使用的閃存本身比起一般機(jī)械式儲(chǔ)存裝置具有存取速度快的優(yōu)勢(shì)，但就閃存本身而言，至今仍存在存取速度的限制。就目前而言，現(xiàn)有的固定內(nèi)存所使用的存取技術(shù)是利用連結(jié)接口的總線(bus)電連接緩存(buffer)，最后該緩存再電連接閃存，因此總線接收數(shù)據(jù)后先傳送至緩存中，然后再寫入閃存的記憶空間。

雖然目前所使用的總線傳遞速度一直在提高，可以不斷將資料快速傳至緩存，但由于傳統(tǒng)的閃存，其內(nèi)部記憶空間地址具有串聯(lián)性，因此所有數(shù)據(jù)的寫入都必須按照該記憶空間地址順序進(jìn)行。即，緩存完成前記憶空間的寫入動(dòng)作后，才能再進(jìn)行下一數(shù)據(jù)的寫入，造成后續(xù)的數(shù)據(jù)都必須先暫存在緩存，使得緩存將數(shù)據(jù)寫入閃存的速度遠(yuǎn)遠(yuǎn)跟不上總線傳遞速度，因此這種一對(duì)一寫入技術(shù)造成多余等待的時(shí)間，對(duì)于目前要求快速存取的今日，無(wú)疑是一種障礙。

發(fā)明內(nèi)容

針對(duì)上述的缺陷，本發(fā)明的主要目的在于提供一種加快儲(chǔ)存裝置存取速度的閃存二維數(shù)據(jù)寫入方法及裝置。通過(guò)處理單元透過(guò)多個(gè)緩存同時(shí)寫入相對(duì)應(yīng)的閃存，而改變傳統(tǒng)的單一閃存的寫入方式，從而節(jié)省后續(xù)數(shù)據(jù)存取的等待時(shí)間，加速儲(chǔ)存裝置寫入的速度。

為達(dá)成上述目的，本發(fā)明提供一種閃存的二維數(shù)據(jù)寫入方法及其裝置，該結(jié)構(gòu)主要包括多個(gè)閃存模塊及一個(gè)控制模塊，各閃存模塊電連接控制模塊。控制模塊進(jìn)一步包括多個(gè)緩存及一個(gè)處理單元，各緩存分別電連接各閃存模塊，而各緩存共同電連接處理單元。該處理單元用以各閃存模塊形成多個(gè)記憶區(qū)的規(guī)劃，并且賦予不同閃存模塊的各記憶區(qū)間的存取順序，從而形成二維的存取順序。處理單元將數(shù)據(jù)切割成數(shù)據(jù)包后，再依序傳至不同緩存，然后由各緩存同時(shí)寫入所對(duì)應(yīng)連接的記憶區(qū)間，由此加快該固態(tài)儲(chǔ)存裝置的存取時(shí)間。

根據(jù)本發(fā)明的閃存的二維數(shù)據(jù)寫入方法及裝置，通過(guò)處理單元透過(guò)多個(gè)緩存同時(shí)寫入相對(duì)應(yīng)的閃存，而改變傳統(tǒng)的單一閃存的寫入方式，從而節(jié)省后續(xù)數(shù)據(jù)存取的等待時(shí)間，加速儲(chǔ)存裝置寫入的速度。

附圖說(shuō)明

圖1是本發(fā)明結(jié)構(gòu)的方塊示意圖；

圖2是本發(fā)明內(nèi)存的結(jié)構(gòu)放大圖；

圖3是本發(fā)明的操作示意圖；

圖4(S1)～(S3)是本發(fā)明的方塊流程圖。

附圖中，各標(biāo)號(hào)所代表的部件列表如下：

儲(chǔ)存裝置1

控制模塊10

閃存模塊11a～11n

記憶盤111

記憶區(qū)間112

緩存12a～12n

總線13

處理單元14

連接接口15

具體實(shí)施方式

本發(fā)明的內(nèi)容配合附圖加以描述：

圖1是本發(fā)明結(jié)構(gòu)的方塊示意圖。如圖所示，該儲(chǔ)存裝置1包括以控制模塊10和多個(gè)閃存模塊11a～11n為主要的結(jié)構(gòu)。該控制模塊10與多個(gè)閃存模塊11a～11n形成電連接。該控制模塊進(jìn)一步包括多個(gè)緩存12a～12n(buffer)、總線13及處理單元14，其中各閃存模塊11a～11n分別電連接對(duì)應(yīng)的緩存12a～12n(buffer)。閃存模塊11與緩存12是通過(guò)相對(duì)應(yīng)的單一直接內(nèi)存存取信道(Direct?Memory?Access，DMA)來(lái)進(jìn)行數(shù)據(jù)的傳送。緩存12a～12n分別通過(guò)總線13(bus)電連接用以接收存取指令的處理單元14，并且由該總線13對(duì)其所對(duì)應(yīng)的直接內(nèi)存存取信道(DMA)進(jìn)行規(guī)劃各閃存模塊11a～11n的記憶空間與存取順序。控制模塊10的處理單元14電連接連接接口15，通過(guò)該連接接口15與外部裝置(如計(jì)算機(jī)主機(jī))相連接，用以接收或傳送數(shù)據(jù)。圖2是閃存模塊11的結(jié)構(gòu)放大圖，每個(gè)閃存模塊11a～11n內(nèi)部包括多個(gè)記憶盤111(plane)，本實(shí)施方式中具有四組記憶盤11，并且每個(gè)記憶盤111由多個(gè)記憶區(qū)塊112(page)所組成，各記憶區(qū)塊112則具有固定單位的儲(chǔ)存空間，并且各單位儲(chǔ)存空間有相對(duì)應(yīng)的儲(chǔ)存空間地址。