[發明專利]由多個金屬層制成的半導體裝置封裝引線框架有效
| 申請號: | 200710090879.3 | 申請日: | 2007-04-09 |
| 公開(公告)號: | CN101068005A | 公開(公告)日: | 2007-11-07 |
| 發明(設計)人: | 詹姆斯·哈恩登;安東尼·謝;王黎明;楊宏波 | 申請(專利權)人: | 捷敏服務公司 |
| 主分類號: | H01L21/48 | 分類號: | H01L21/48;H01L23/495 |
| 代理公司: | 北京律盟知識產權代理有限責任公司 | 代理人: | 王允方;劉國偉 |
| 地址: | 美國加利*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 金屬 制成 半導體 裝置 封裝 引線 框架 | ||
相關申請案交叉參考
本非臨時申請案主張基于2005年6月15日提出申請的第60/690,958號美國臨時專利申請案的優先權,該美國臨時專利申請案出于各種目的以引用方式并入本文中。
技術領域
本發明涉及一種具有凸起形體的用于半導體裝置封裝的引線框架,其可通過將至少兩個金屬層結合在一起來制造。
背景技術
圖1A顯示一用于容納半導體裝置的傳統方形扁平無引腳(QFN)封裝的底側平面圖。圖1B顯示定位于PC板上的圖1A所示傳統QFN封裝沿線B-B′截取的剖面圖。
QFN封裝100包括上面制作有電有源結構的半導體電路小片102。電路小片102通過粘合劑106粘附至下面引線框架104的電路小片焊墊104a部分上。顯示于圖1B中的電路小片及引線框架的相對厚度及本專利申請案的所有其它圖式均未按比例繪制。引線框架104還包括通過焊線108與電路小片102進行電連通的非整體引腳部分104b。焊線108還實現電路小片102與電路小片焊墊104a之間的電連通。
塑料模件109囊封除分別為引線框架部分104a及104b的外露部分104a′及104b′外的所有部分。出于本專利申請案的目的,術語“囊封”是指將元件部分地或全部地包封于周圍材料中,通常是將引線框架的金屬包封于周圍介電材料(例如塑料)內。
引線框架104上表面的某些部分帶有通過電鍍所形成的銀(Ag)105。引線框架104的下表面帶有通過電鍍形成的Pd/Ni或Au/Ni層107。
QFN封裝100通過較佳具有所示圓形形狀的焊料114緊固至下面PC板112上的跡線110。焊料114的導電屬性使電信號能夠在引線框架部分104a及104b與下面的跡線110之間傳送。
圖1C僅顯示圖1A-B所示QFN封裝100的引線框架104的平面圖。引線框架104通常通過完全穿透一片均勻的銅片蝕刻出孔圖案來形成。圖1D顯示在一卷銅118中的這樣一種孔圖案116的一個實例。這些孔圖案界定包括原始電路小片焊墊124及原始非整體部分126的原始引線框架122。原始電路小片焊墊124通過系桿120緊固至周圍金屬框架上。原始非整體引腳部分126通過凸耳128緊固至周圍金屬框架上。
通過以下操作將圖1D中所示圖案化金屬部分處理至封裝中:將電路小片膠粘至電路小片焊墊上,并連接所述電路小片與非整體部分及/或所述電路小片焊墊之間的焊線。當電路小片焊墊與非整體部分仍附連至周圍金屬時,將焊線、電路小片焊墊的一部分及非整體引線框架部分囊封于介電材料(如塑料)內。通過切斷凸耳及系桿以將單個封裝從其周圍金屬框架及與其相關聯的其他封裝單分出來,來完成單個封裝的制造。
盡管剛才所述的傳統QFN封裝能滿足許多目的,然而其可能具有某些缺陷。可能缺陷之一是難以在引線框架上形成凸起形體。
例如,圖1B顯示非整體引線框架引腳部分104b呈現出一緊靠電路小片焊墊的變薄的區域104b′。變薄的引腳區域104b′的在三個側上由封裝本體的塑料囊封劑109環繞,從而在實體上將非整體引腳部分104b緊固于封裝內。
此外,圖1B還顯示電路小片焊墊部分104a呈現出一緊靠非整體引腳的變薄的區域104a′。變薄的電路小片焊墊區域104a′在三個側上由封裝本體的塑料囊封劑環繞,從而實體上將電路小片焊墊緊固于該封裝內。
圖1E-1H顯示用來制造具有變薄部分的引線框架的傳統工藝步驟的剖面圖。在圖1E中,在倒置的Cu片118的底面上電鍍Au/Pd/Ni組合或Ag/Ni組合,以形成層107。對于Au/Pd/Ni組合而言,Au的厚度在大約0.01-0.015μm之間、Pd的厚度在大約0.02-0.2μm之間、且Ni的厚度在大約0.5-2.5μm之間。對于Ag/Ni電鍍涂層而言,Ag和Ni的厚度各在約0.5-2.5μm之間。
在圖1F中,在層107上將光阻劑掩模150圖案化,以露出要變薄的區域152。然后將外露區域152暴露在蝕刻劑中達受控的時間段,以移除Cu材料至預定深度Y。
在圖1G中,移除光阻劑掩模,然后將Cu卷118重新定向成使正確的面朝上。然后對Cu卷118的上表面有選擇地進行電鍍以形成銀層105。在該步驟中,可利用掩模(未示出)只在襯底上的特定區域中電鍍銀。
在圖1H中,用光阻劑掩模119對經局部蝕刻的Cu片118的背面進行圖案化,以留下對應于變薄區域的外露區域121。然后,在外露區域121中將經局部蝕刻的Cu片118徹底蝕刻透,以形成孔圖案116,從而將電路小片焊墊104a與非整體引腳104b分離。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于捷敏服務公司,未經捷敏服務公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710090879.3/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





