[發(fā)明專利]一種差分信號(hào)接口電路

有效

• 申請(qǐng)?zhí)枺?/td>: 200710090427.5
• 申請(qǐng)日: 2007-04-06
• 公開(kāi)（公告）號(hào): CN101060324A
• 公開(kāi)（公告）日: 2007-10-24
• 發(fā)明（設(shè)計(jì)）人: 周海牛;陳志榮
• 申請(qǐng)（專利權(quán)）人: 中興通訊股份有限公司
• 主分類號(hào): H03K19/0175
• 分類號(hào): H03K19/0175;H03K19/0185
• 代理公司: 北京中原華和知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 壽寧;張華輝

技術(shù)領(lǐng)域

本發(fā)明涉及一種應(yīng)用于通訊電路中芯片與芯片的高速數(shù)據(jù)傳輸?shù)牟罘中盘?hào)接口電路，通過(guò)配置不同的工作模式可以兼容LVDS和LVPECL等不同類型的輸入信號(hào)并將其轉(zhuǎn)換成CMOS邏輯信號(hào)。

背景技術(shù)

隨著通訊技術(shù)的發(fā)展，芯片間的數(shù)據(jù)傳輸速度越來(lái)越快，現(xiàn)在差分信號(hào)的使用也越來(lái)越廣泛。差分信號(hào)的優(yōu)點(diǎn)一個(gè)是其幅度較小，可以使數(shù)據(jù)傳輸速度最大化。另外就是差分信號(hào)具有抗干擾、抗噪聲性能。在通訊領(lǐng)域，使用最多的差分信號(hào)就是LVDS和LVPECL信號(hào)。其中，LVDS是指低壓差分信號(hào)，low-voltage?differential?signal；LVPECL是指低壓正射極耦合邏輯信號(hào)，low-voltage?positive?emitter-coupled?logic。這兩種信號(hào)的電平設(shè)置都由相關(guān)的國(guó)際標(biāo)準(zhǔn)進(jìn)行定義，一般是針對(duì)電源電壓為2.5V或者3.3V來(lái)制定的。

另一方面，隨著現(xiàn)在集成電路工藝的發(fā)展，為了增加芯片的集成度和降低成本，目前CMOS工藝的主流線寬為0.13um，而且內(nèi)部器件工作的電源電壓也持續(xù)減小到了1.2V，這樣就可以在降低溝道上面的最大場(chǎng)強(qiáng)，增加器件可靠性的同時(shí)還可以降低芯片的功耗。由于大部分芯片內(nèi)部為CMOS數(shù)字電路，單極性的CMOS邏輯電路，不能直接處理差分信號(hào)，只能處理CMOS邏輯信號(hào)，因此在芯片的端口需要將芯片外部輸入的3.3V/2.5V差分信號(hào)轉(zhuǎn)化出1.2V的CMOS邏輯信號(hào)。

在目前關(guān)于接口電路的國(guó)內(nèi)專利中，沒(méi)有發(fā)現(xiàn)有類似的LVDS或者LVPECL接口電路專利。而在國(guó)外專利中，類似的接口電路均沒(méi)有電平轉(zhuǎn)換的功能，且對(duì)輸入不同電平類型信號(hào)的處理采用不同的模塊，根據(jù)需要選擇使用的模塊或者只能處理單一類型的信號(hào)。比如美國(guó)專利US6462852中的技術(shù)能夠同時(shí)處理LVDS和CML類型的輸入信號(hào)，并且配備了AC耦合和DC耦合兩種可選的連接方式，其結(jié)構(gòu)示意圖如圖1所示。該專利采用了CMLREC接收模塊和STIREC來(lái)分別處理輸入的CML信號(hào)和LVDS信號(hào)，在輸出端采用一個(gè)MUX進(jìn)行選擇輸出信號(hào)。從該美國(guó)專利中描述CMLREC/STIREC模塊內(nèi)部電路的結(jié)構(gòu)知，這些模塊使用了MOS器件和雙極型晶體管，因此實(shí)現(xiàn)該專利必須采用復(fù)雜的BiCMOS工藝。綜合而言，美國(guó)專利US6462852具有以下不足：

1.采用兩個(gè)模塊分別處理輸入的不同類型信號(hào)，使電路復(fù)雜化；

2.沒(méi)有內(nèi)置從高電源電壓信號(hào)轉(zhuǎn)化到低電源電壓信號(hào)的電平轉(zhuǎn)換電路，使專利的使用范圍變小，已經(jīng)不適用目前工藝向亞微米工藝發(fā)展的需要；

3.采用BiCMOS工藝實(shí)現(xiàn)，使成本增加，而且不能使用在現(xiàn)代化的CMOS工藝中。

另外，美國(guó)專利US2004/0174191A1描述一個(gè)結(jié)構(gòu)簡(jiǎn)單的LVDS接收器電路，如圖2所示。從專利描述中知，該專利只能接收LVDS信號(hào)，而且沒(méi)有電平轉(zhuǎn)換的功能。

發(fā)明內(nèi)容

本發(fā)明的目的是針對(duì)現(xiàn)有技術(shù)的不足，提供一種高速的能夠進(jìn)行電平轉(zhuǎn)換的接口電路，通過(guò)芯片內(nèi)部配置可以分別適用于LVDS或者LVPECL電平的輸入信號(hào)，同時(shí)可以配置其使用時(shí)的連接方式。

為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明提出了一種差分信號(hào)接口電路，主要包括可配置運(yùn)放101、電平轉(zhuǎn)換電路102、雙轉(zhuǎn)單電路103。

接口電路的具體連接如下：外部輸入差分信號(hào)INP和INN輸入到可配置運(yùn)放101中，同時(shí)外部控制信號(hào)EN1、EN2和參考電壓VNREF輸入到可配置運(yùn)放101中；可配置運(yùn)放101輸出一組差分信號(hào)111和112輸入到電平轉(zhuǎn)換電路102中；外部輸入高電壓的電源VDDH同時(shí)輸入可配置運(yùn)放101和電平轉(zhuǎn)換電路102中；電平轉(zhuǎn)換電路102輸出一組差分信號(hào)113和114進(jìn)入到雙轉(zhuǎn)單電路103中；雙轉(zhuǎn)單電路103輸出單端信號(hào)115；外部輸入低電壓的電源VDDL輸入到雙轉(zhuǎn)單電路103中；外部輸入高電壓的電源VDDH同時(shí)連接可配置運(yùn)放101和電平轉(zhuǎn)換電路102；外部參考地電壓VSS輸入到可配置運(yùn)放101、電平轉(zhuǎn)換電路102雙轉(zhuǎn)單電路103中作為參考地。

進(jìn)一步地，雙轉(zhuǎn)單電路103的輸出單端信號(hào)115輸出到緩沖電路104中，輸出緩沖電路104輸出信號(hào)OUT。這個(gè)輸出緩沖電路104是為不同的負(fù)載提供足夠的驅(qū)動(dòng)能力。

外部輸入低電壓的電源VDDL同時(shí)輸入到雙轉(zhuǎn)單電路103和輸出緩沖電路104中；外部電壓VSS輸入輸出緩沖電路104中作為參考地。

外部輸入的差分信號(hào)INP和INN可以是LVDS電平，也可以是LVPECL電平。