[發明專利]一種差分信號接口電路

有效

• 申請號: 200710090427.5
• 申請日: 2007-04-06
• 公開（公告）號: CN101060324A
• 公開（公告）日: 2007-10-24
• 發明（設計）人: 周海牛;陳志榮
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175;H03K19/0185
• 代理公司: 北京中原華和知識產權代理有限責任公司
• 代理人: 壽寧;張華輝

1.一種差分信號接口電路，其特征在于：

包括可配置運放(101)、電平轉換電路(102)、以及雙轉單電路(103)，其中，

外部輸入差分信號INP、外部輸入差分信號INN輸入到可配置運放(101)中，同時外部控制信號EN1、外部控制信號EN2和參考電壓VNREF輸入到可配置運放(101)中；

可配置運放(101)輸出一組差分信號(111、112)并輸入到電平轉換電路(102)中；外部輸入高電壓的電源VDDH同時輸入可配置運放(101)和電平轉換電路(102)中；

電平轉換電路(102)輸出一組差分信號(113、114)進入到雙轉單電路(103)中；雙轉單電路(103)輸出單端信號(115)；

外部輸入低電壓的電源VDDL輸入到雙轉單電路(103)中；外部輸入高電壓的電源VDDH同時連接可配置運放(101)和電平轉換電路(102)；外部參考地電壓VSS輸入到可配置運放(101)、電平轉換電路(102)、雙轉單電路(103)中作為參考地。

2.根據權利要求1所述的差分信號接口電路，其特征在于：雙轉單電路(103)的輸出單端信號(115)進入一個輸出緩沖電路(104)中，輸出緩沖電路(104)輸出信號OUT。

3.根據權利要求2所述的差分信號接口電路，其特征在于：外部輸入低電壓的電源VDDL同時輸入到雙轉單電路(103)和輸出緩沖電路(104)中；外部參考地電壓VSS輸入到輸出緩沖電路(104)中作為參考地。

4.根據權利要求1、2或3所述的差分信號接口電路，其特征在于：外部輸入差分信號INP、外部輸入差分信號INN是LVDS電平，或者是LVPECL電平。

5.根據權利要求1、2或3所述的差分信號接口電路，其特征在于：

可配置運放(101)由PMOS管P0、P1、P2和P3，NMOS管N0、N1、N2、N3、N4、N5、N6、N7和N8，電阻R0、R1、R2和R3，傳輸門TG1和控制信號轉換電路X201和控制信號轉換電路X202組成；電平轉換電路(102)由PMOS管P4、P5，NMOS管N9和電阻R4、R5組成；雙轉單電路(103)由PMOS管P6、P7和NMOS管N10、N11、N12組成；輸出緩沖電路(104)由PMOS管P8、P9和NMOS管N13、N14組成。