[發明專利]薄膜晶體管

有效

• 申請號: 200710089749.8
• 申請日: 2007-03-23
• 公開（公告）號: CN101271923A
• 公開（公告）日: 2008-09-24
• 發明（設計）人: 賴欽詮;吳泉毅;蔡依蕓
• 申請（專利權）人: 中華映管股份有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L29/04;H01L29/45
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 左一平

技術領域

本發明是有關于一種半導體元件，且特別是有關于一種薄膜晶體管(ThinFilm?Transistor，TFT)。

背景技術

近年來，由于光電技術與半導體制造技術的成熟，帶動了平面顯示器(FlatPanel?Display)的蓬勃發展，其中薄膜晶體管液晶顯示器(Thin?Film?TransistorLiquid?Crystal?Display，TFT-LCD)應用薄膜晶體管以控制液晶層，其具有操作電壓低、反應速度快、重量輕以及體積小等優點，而逐漸成為顯示器產品的主流。

圖1為現有薄膜晶體管的剖面示意圖。請參考圖1，此現有的薄膜晶體管100包括一基板110、一柵極120、一柵絕緣層130、一半導體層140、一歐姆接觸層150、一源極160與一漏極170。其中，柵極120配置于基板110上，而柵絕緣層130配置于基板110上，并覆蓋柵極120。半導體層140配置于柵絕緣層130上，并位于柵極120上方。歐姆接觸層150配置于部分半導體層140上，而源極160與漏極170配置于歐姆接觸層150上。當開啟電壓輸入至柵極120時，半導體層140便具有導電的特性，因此源極160與漏極170之間便可導通。簡要地說，半導體層140可說是控制現有薄膜晶體管100運作的關鍵。

然而，現有薄膜晶體管100中，半導體層140與歐姆接觸層150的材質分別為未摻雜非晶硅與摻雜非晶硅。一般而言，未摻雜非晶硅與摻雜非晶硅的蝕刻選擇比較小。因此，進行背通道蝕刻(Back?channel?etching，BCE)的過程中，半導體層140的部份區域可能受到蝕刻而產生凹陷180(如圖1所示)或形成不平整的表面，而欲移除的部份歐姆接觸層150也可能發生蝕刻不完全的情形。如此一來，薄膜晶體管100的不良率便大幅提高。

為了提高薄膜晶體管100的制程良率，可增加半導體層140的厚度以避免上述情形。然而，半導體層140實際上僅在與柵絕緣層130接觸面的40納米(nm)之內才具有傳導電子或空穴的性質。因此，半導體層140的厚度越厚會導致薄膜晶體管100的電性越差。綜上所述，現有的薄膜晶體管100實有改進的必要。

發明內容

本發明為解決現有技術存在的上述問題而提供一種薄膜晶體管，以提高制作良率。

為達上述目的，本發明提出一種薄膜晶體管，其包括基板、柵極、柵絕緣層、半導體層、歐姆接觸層、源極與漏極。其中，柵極配置于基板上，而柵絕緣層配置于基板上，并覆蓋柵極。半導體層配置于柵絕緣層上，且位于柵極上方。半導體層包括一未摻雜非晶硅層與一第一未摻雜微晶硅層(undopedmicrocrystalline?silicon?layer，undoped?μc-Si?layer)，其中第一未摻雜微晶硅層則配置于未摻雜非晶硅層上。另外，歐姆接觸層配置于部分半導體層上，而源極與漏極則配置于歐姆接觸層上。

在本發明的上述薄膜晶體管中，上述的第一未摻雜微晶硅層的厚度例如是介于20-90納米(nanometer，nm)之間。其中，此第一未摻雜微晶硅層的厚度較佳的例如是介于30-80納米之間，而更佳的例如是介于40-70納米之間。

在本發明的上述薄膜晶體管中，薄膜晶體管還包括第二未摻雜微晶硅層，配置于未摻雜非晶硅層與柵絕緣層之間。其中，第二未摻雜微晶硅層的厚度例如是介于5-70納米之間，較佳的例如是介于5-50納米之間，而更佳的例如是介于10-40納米之間。

在本發明的上述薄膜晶體管中，上述的歐姆接觸層的材質例如是摻雜非晶硅或摻雜微晶硅。

本發明在未摻雜非晶硅層上形成第一未摻雜微晶硅層，使得未摻雜非晶硅層受其保護而不易在蝕刻制程中受到損壞，因此可提高薄膜晶體管的制程良率。另外，本發明更可在未摻雜非晶硅層與柵絕緣層之間形成第二未摻雜微晶硅層以進一步提升薄膜晶體管的電性特性。

附圖說明

為讓本發明的上述目的、特征和優點能更明顯易懂，以下結合附圖對本發明的具體實施方式作詳細說明，其中：

圖1是現有的一種薄膜晶體管的剖面示意圖。

圖2A是依照本發明的一實施例的薄膜晶體管的剖面示意圖。

圖2B是依照本發明的另一實施例的薄膜晶體管的剖面示意圖。

具體實施方式