[發明專利]可應用于睡眠模式的記憶鎖存器和主從觸發器

無效

• 申請號: 200710089083.6
• 申請日: 2007-03-29
• 公開（公告）號: CN101051826A
• 公開（公告）日: 2007-10-10
• 發明（設計）人: 謝尚志;吳政晃
• 申請（專利權）人: 智原科技股份有限公司
• 主分類號: H03K3/012
• 分類號: H03K3/012;H03K3/037
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 陳晨

技術領域

本發明涉及一種鎖存器，尤其涉及一種可應用于睡眠模式的記憶鎖存器。

背景技術

近幾年來，許多半導體集成邏輯裝置(semiconductor?integrated?logicdevice)已被設計為可操作于動作模式(active?mode)以及睡眠模式(sleepmode)。在動作模式下，邏輯裝置中所有的元件皆可正常的被供應電源，使得邏輯裝置可正常的工作。而在睡眠模式下，邏輯裝置中部分元件的電源會被關閉用以減少電能的損耗，而邏輯裝置中部分元件則被繼續供應電源用以避免邏輯裝置內的數據與設定值消失。因此，當邏輯裝置再次回到動作模式時，即可根據之前的數據以及設定值來正常動作。為了要讓邏輯裝置在睡眠模式時存儲數據與設定值，可運用于睡眠模式的記憶鎖存器就因此應運而生。再者，睡眠模式也可被稱之為關電睡眠模式(power?down?mode)。

請參照圖1，其為現有可操作于動作模式以及睡眠模式的邏輯裝置示意圖。此邏輯裝置包括開關(SW)、主電路11、隔離接口(isolation?interface)15與鎖存器13(latch)。其中，該開關(SW)可經由睡眠信號(SL)的控制使得主電路11在動作模式時獲得電源(Vcc)供應，而在睡眠模式時終止主電路11電源(Vcc)供應。而睡眠信號(SL)為高電位時為睡眠模式，低電位時為動作模式。

再者，此邏輯裝置操作于動作模式時，隔離接口15可直接進行主電路11與鎖存器13之間的信號傳遞。也就是說，動作模式時，隔離接口不會變更主電路11與鎖存器13的輸出信號，而是將主電路11的輸出信號直接傳遞至鎖存器13，或者將鎖存器13的輸出信號直接傳遞至主電路11。

當此邏輯裝置操作于睡眠模式時，由于主電路11已經沒有電源(Vcc)供應，因此，為了使得鎖存器13能夠正常運作，隔離接口15必須隔離主電路11的輸出信號，并且另行提供信號至鎖存器13并使得鎖存器13能夠正常操作避免存儲于鎖存器13內的數據消失。

舉例來說，請參照圖2，其為現有鎖存器的示意圖。一般來說，鎖存器13包括數據輸入端(D)、時鐘輸入端(CK)、設定端(SB)、復位端(RB)、以及數據輸出端(Q)。其中，數據輸入端(D)可根據時鐘輸入端(CK)的時鐘信號將數據暫存于鎖存器13中，輸出端(Q)可輸出暫存于鎖存器13中的數據，而設定端(SB)與復位端(RB)可視為控制端用以直接更改輸出端(Q)上的信號。例如，當復位端(RB)接收到高電位信號時輸出端(Q)會維持原狀，當復位端(RB)接收到低電位信號時輸出端(Q)會直接輸出低電位信號；而當設定端(SB)接收到高電位信號時輸出端(Q)會維持原狀，當設定端(SB)接收到低電位信號時輸出端(Q)會直接輸出高電位信號。也就是說，為了使得鎖存器13根據時鐘信號操作時，設定端(SB)與復位端(RB)必須同時接收到高電位信號。

當邏輯裝置操作于動作模式時，主電路可直接進行鎖存器13的數據存取動作。也就是說，此時鎖存器13的數據輸入端(D)、時鐘輸入端(CK)、設定端(SB)、與復位端(RB)皆由主電路經過隔離接口15進行控制，使得鎖存器13可正常操作。

然而，當邏輯裝置操作于睡眠模式時，由于主電路沒有電源(Vcc)供應，主電路的所有輸出信號會降低至低電位。此時，隔離接口15必須隔離主電路與鎖存器13的設定端(SB)與復位端(RB)的連接，用以避免鎖存器13的設定端(SB)或者復位端(RB)接收到主電路所輸出的低電位信號導致鎖存器13的輸出端(Q)的信號改變。也就是說，在睡眠模式時，隔離接口15必須自行提供高電位信號至鎖存器13的設定端(SB)與復位端(RB)使得鎖存器13于睡眠模式時依舊可以正常運作。