[發(fā)明專利]可應(yīng)用于睡眠模式的記憶鎖存器和主從觸發(fā)器

無效

• 申請(qǐng)?zhí)枺?/td>: 200710089083.6
• 申請(qǐng)日: 2007-03-29
• 公開（公告）號(hào): CN101051826A
• 公開（公告）日: 2007-10-10
• 發(fā)明（設(shè)計(jì)）人: 謝尚志;吳政晃
• 申請(qǐng)（專利權(quán)）人: 智原科技股份有限公司
• 主分類號(hào): H03K3/012
• 分類號(hào): H03K3/012;H03K3/037
• 代理公司: 隆天國(guó)際知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 陳晨

1.一種鎖存器，包括：

數(shù)據(jù)輸入端，該數(shù)據(jù)輸入端用于接收數(shù)據(jù)信號(hào)；

數(shù)據(jù)輸出端，該數(shù)據(jù)輸出端用于輸出該數(shù)據(jù)信號(hào)；????

控制端，該控制端用于接收控制信號(hào)以復(fù)位或者設(shè)定該數(shù)據(jù)輸出端上的信號(hào)；

睡眠信號(hào)端，該睡眠信號(hào)端用于接收睡眠信號(hào)以決定睡眠模式；

第一邏輯電路，該第一邏輯電路的輸入端連接至該控制端、該數(shù)據(jù)輸入端、以及該睡眠信號(hào)端，該第一邏輯電路的輸出端連接至該數(shù)據(jù)輸出端；以及

第二邏輯電路，該第二邏輯電路的輸入端連接至該控制端、該數(shù)據(jù)輸出端、以及該睡眠信號(hào)端，該第二邏輯電路的輸出端連接至該數(shù)據(jù)輸入端；

其中，該第一邏輯電路或該第二邏輯電路用于在該睡眠模式時(shí)，利用該睡眠信號(hào)來不理睬該控制信號(hào)。

2.如權(quán)利要求1所述的鎖存器，其中該控制端包括復(fù)位端與設(shè)定端。

3.如權(quán)利要求2所述的鎖存器，其中該第一邏輯電路包括：

第一或門，該第一或門的輸入端連接至該睡眠信號(hào)端與該復(fù)位端；以及

第一與非門，該第一與非門的第一輸入端連接至該數(shù)據(jù)輸入端，該第一與非門的第二輸入端連接至該第一或門的輸出端，且該第一與非門的輸出端連接至該數(shù)據(jù)輸出端。

4.如權(quán)利要求3所述的鎖存器，其中該第二邏輯電路包括：

第二或門，該第二或門的輸入端連接至該睡眠信號(hào)端與該設(shè)定端；以及

第二與非門，該第二與非門的第一輸入端連接至該數(shù)據(jù)輸出端，該第二與非門的第二輸入端連接至該第二或門輸出端，且該第二與非門的輸出端連接至該數(shù)據(jù)輸入端。

5.一種主從觸發(fā)器，包括：

數(shù)據(jù)輸入端，該數(shù)據(jù)輸入端用于接收數(shù)據(jù)信號(hào)；

數(shù)據(jù)輸出端，該數(shù)據(jù)輸出端用于輸出該數(shù)據(jù)信號(hào)；

控制端，該控制端用于接收控制信號(hào)以復(fù)位或者設(shè)定該數(shù)據(jù)輸出端上的信號(hào)；

睡眠信號(hào)端，該睡眠信號(hào)端用于接收睡眠信號(hào)以決定睡眠模式；

主鎖存器，該主鎖存器連接至該控制端、該數(shù)據(jù)輸入端、以及該睡眠信號(hào)端，用以暫存該數(shù)據(jù)信號(hào)；以及

從鎖存器，該從鎖存器連接至該控制端、該主鎖存器的輸出端、以及該睡眠信號(hào)端，該從鎖存器的輸出端連接至該數(shù)據(jù)輸出端；

其中，該主鎖存器或該從鎖存器用于在該睡眠模式時(shí)，利用該睡眠信號(hào)來不理睬該控制信號(hào)。

6.如權(quán)利要求5所述的主從觸發(fā)器，其中該主鎖存器包括：

第一邏輯電路，該第一邏輯電路的輸入端連接至該控制端、該數(shù)據(jù)輸入端、與該睡眠信號(hào)端；以及

第二邏輯電路，該第二邏輯電路的輸入端連接至該控制端、該第一邏輯電路的輸出端、以及該睡眠信號(hào)端，該第二邏輯電路的輸出端連接至該數(shù)據(jù)輸入端；

其中，該第一邏輯電路或該第二邏輯電路用于在該睡眠模式時(shí)，利用該睡眠信號(hào)來不理睬該控制信號(hào)。

7.如權(quán)利要求6所述的主從觸發(fā)器，其中該從鎖存器包括：

第三邏輯電路，該第三邏輯電路的輸入端連接至該控制端、該第一邏輯電路的輸出端、以及該睡眠信號(hào)端，且該第三邏輯電路的輸出端連接至該數(shù)據(jù)輸出端；以及

第四邏輯電路，該第四邏輯電路的輸入端連接至該控制端、該數(shù)據(jù)輸出端、以及該睡眠信號(hào)端，該第四邏輯電路的輸出端連接至該數(shù)據(jù)輸入端；

其中，該第三邏輯電路或該第四邏輯電路用于在該睡眠模式時(shí)，利用該睡眠信號(hào)來不理睬該控制信號(hào)。

8.如權(quán)利要求5所述的主從觸發(fā)器，其中該控制端包括復(fù)位端與設(shè)定端。