[發明專利]芯片封裝結構及其制作方法

無效

• 申請號: 200710087671.6
• 申請日: 2007-03-13
• 公開（公告）號: CN101266932A
• 公開（公告）日: 2008-09-17
• 發明（設計）人: 喬永超;邱介宏;吳燕毅
• 申請（專利權）人: 百慕達南茂科技股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/60;H01L21/56;H01L23/488;H01L23/495;H01L23/31
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 陳亮

技術領域

本發明是有關于一種芯片封裝結構，且特別是有關于一種具有導線架的芯片封裝結構。

背景技術

在半導體產業中，集成電路(integrated?circuits，IC)的生產主要可分為三個階段：集成電路的設計(IC?design)、集成電路的制作(IC?process)及集成電路的封裝(IC?package)。

在集成電路的制作中，芯片(chip)是經由晶圓(wafer)制作、形成集成電路以及切割晶圓(wafer?sawing)等步驟而完成。晶圓具有一主動面(activesurface)，其泛指晶圓具有主動元件(active?device)的表面。當晶圓內部的集成電路完成之后，晶圓的主動面還配置有多個焊墊(bonding?pad)，以使最終由晶圓切割所形成的芯片可經由這些焊墊而向外電性連接于一承載(carrier)。承載器例如為一導線架(leadframe)或一封裝基板(package?substrate)。芯片可以打線接合(wire?bonding)或覆晶接合(flip?chip?bonding)的方式連接至承載器上，使得芯片的這些焊墊可電性連接于承載器的接點，以構成一芯片封裝結構。

圖1是現有的芯片封裝體的上視示意圖。圖2是圖1芯片封裝體的剖面示意圖。請同時參考圖1與圖2，為了說明上的方便，圖1與圖2是透視封裝膠體140的示意圖，并且僅以虛線描繪出封裝膠體140的輪廓。芯片封裝體100包括一導線架110、一芯片120、多條第一焊線(bonding?wire)130、多條第二焊線132、多條第三焊線134與一封裝膠體140。導線架110包括一芯片座(die?pad)112、多條內引腳114以及多條匯流架116。內引腳114配置于芯片座112的外圍。匯流架116介于芯片座112與內引腳114之間。

芯片120具有彼此相對的一主動表面122以及一背面124。芯片120配置于芯片座112上，并且背面124朝向芯片座112。芯片120具有多個接地接點126與多個非接地接點128，其中這些非接地接點128包括多個電源接點以及多個信號接點。接地接點126與非接地接點128均位于主動表面122上。

第一焊線130將接地接點126電性連接于匯流架116。第二焊線132將匯流架116電性連接于這些內引腳114中的接地引腳。第三焊線134則分別將其余的內引腳114電性連接于對應的第二接點128。封裝膠體140將芯片座112、內引腳114、匯流架116、芯片120、第一焊線130、第二焊線132以及第三焊線134包覆于其內。

值得注意的是，由于現有的芯片封裝結構100于封裝過程乃是使用已經圖案化的導線架，此導線架110本身即具有一芯片座(die?pad)112、多條內引腳114以及多條匯流架116。然而，在導線架圖案化制作過程中必須使用到費用高昂的曝光顯影光掩膜，徒然增加額外的導線架成本。

發明內容

本發明提供一種芯片封裝結構及其制作方法，以解決現有的芯片封裝制程中，直接使用圖案化導線架所構成的封裝成本較高的問題。因此，本發明使用一金屬薄板，于封裝過程當中通過蝕刻制程技術，以于金屬薄板上形成導線架的芯片座、匯流架以及引腳，如此，將有助于節省芯片封裝結構的制作成本。

另外，本發明的蝕刻制程乃是通過具有凹部的下膠體作為蝕刻掩膜，以取代現有曝光顯影所需的光掩膜，如此，即可節省下大量的光掩膜費用，進而降低封裝成本。