[發明專利]利用瑕疵存儲器的系統、裝置和方法及封裝結構

有效

• 申請號: 200710079392.5
• 申請日: 2007-02-16
• 公開（公告）號: CN101246741A
• 公開（公告）日: 2008-08-20
• 發明（設計）人: 張華龍;殷立定;羅魏熙
• 申請（專利權）人: 深圳市芯邦微電子有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06;G06F11/10;G11C29/00
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 逯長明

技術領域

本發明涉及存儲器技術領域，特別涉及一種利用瑕疵存儲器的系統、裝置和方法及其封裝結構。

背景技術

當存儲器中存在壞的存儲塊時，該存儲器為瑕疵存儲器，這些壞的存儲塊不能被使用，而好的存儲塊仍可以被正常使用。

專利號為200410086950.7的中國專利文件提出了一種利用瑕疵存儲器的方法和裝置。該專利文件種提出，存儲器可用容量一半的低地址中存在至少一個壞塊區時，則該壞塊所在低地址的所有存儲區域都不能使用，而只使用另一半的高地址存儲塊。存儲器高地址中存在壞塊的處理方式相同。當需要使用瑕疵存儲器時，具體的講是利用瑕疵存儲器的好塊時，需要對地址線進行控制，只讀寫好塊，而避免對壞塊的讀寫。設存儲器分為16塊，編號為從0到15，有四根高位地址線A3、A2、A1、A0，每根高位地址線有兩種狀態，分為0和1，四根高位地址線的組合共有2的4次方個，即16個，每個組合對應一個存儲塊編號。如果編號為0的存儲塊是壞塊，則該存儲塊對應的低地址的存儲區域，即0～7的存儲塊都不能使用。為了避開這個壞塊所在的低地址存儲區，將高位地址線A3設為固定的1，即將A3＝0的地址屏蔽，由A3、A2、A1三個地址線組成的8個狀態控制8個存儲塊的讀寫，即控制編號為8～15的存儲塊。這時，8～15的存儲塊中又產生一個壞的存儲塊，如第8塊是壞塊，為了避開這個壞塊，將A2固定的設為1，即將A2＝0的地址屏蔽，由A2、A1兩個地址線組成的四個狀態控制4個存儲塊的讀寫，即控制編號為12～15的存儲塊。當剩余的存儲塊中又產生一個壞塊時，重復利用該方法屏蔽該壞塊所在的一半存儲區域。當存儲器分為32塊、64塊等情況時，產生壞塊時利用該存儲器的方法與此相同。

可見，當存儲器存在至少兩個壞塊，且壞塊在高地址和低地址中分別都存在時，現有的方法對存儲器的利用率很低，不能對存在的好塊進行有效的利用。

另外，現有技術在實施時，還必須先檢測存儲器的壞塊區域，根據檢測結果對存儲器進行分塊，設置電氣開關，通過手工操作該電氣開關的方式進行控制。但是，本領域技術人員知道，電氣開關是一種物理開關，其反應速度和靈敏度都很有限，這樣就影響了讀寫存儲器的效果，且手工操作較為繁瑣。

一種利用瑕疵存儲器的系統中，由于受到容量的限制，可提供的電氣開關的數量是有限的，那么，當瑕疵存儲器在壞塊情況較為復雜的情況下，有限的物理開關不能滿足需求。例如，總容量為8塊的存儲器，如果有存在兩個壞塊時，根據壞塊所處位置的不同，應用排列組合關系，可以由公示C(8，2)＝8！/[(8-2)！/2！]＝28得到28種不同的損壞類型，如果此時提供的電氣開關時5個，可以表示2的5次方共32種，32＞28，因此該情況下5個電氣開關可以滿足需要。但是如果8個存儲塊種有3個壞塊時，由C(8，3)＝8！/[(8-3)！/3！]＝336得到336種損壞類型，此時需要至少提供9個電氣開關，這9個電氣開關可提供2的9次方共512個狀態，才可以滿足336種損壞情況。

但是，在系統種能提供的電氣開關是有限的，而且如果存儲器分為16塊、32塊或更多的情況時，可以計算出需要的電氣開關數量將很大，這種情況下提供大量的電氣開關是難以實現的。

發明內容

本發明的目的是提供一種利用瑕疵存儲器的系統、裝置和方法及封裝結構，以克服現有技術中存儲器存在至少兩個壞塊，且壞塊在高地址和低地址中分別都存在時，對存儲器的利用率低，不能對存在的好塊進行有效利用的缺陷。

本發明的次要目的在于提供一種利用瑕疵存儲器的系統、裝置和方法及封裝結構，其讀寫存儲器效果好，操作簡單方便，容易實現。

為解決上述技術問題，本發明提供一種利用瑕疵存儲器的系統、裝置和方法及封裝結構是這樣實現的：

一種利用瑕疵存儲器的系統，包括存儲控制器110，譯碼模塊130和瑕疵存儲器120，其中，

存儲控制器110與瑕疵存儲器120間通過時鐘線、數據總線、低位地址總線、第一控制線和第二控制線相連，與譯碼模塊130通過高位地址輸入總線和第二控制線相連，用于通過譯碼模塊130對瑕疵存儲器120進行讀寫；

譯碼模塊130與存儲控制器110通過高位地址輸入總線和第二控制線相連，與瑕疵存儲器120通過高位地址輸出總線相連，用于將存儲控制器110對瑕疵存儲器120進行讀寫的地址譯碼為瑕疵存儲器120中好塊的地址。

譯碼模塊130包括譯碼控制模塊131，輸出驅動模塊132和可編程模塊133，其中，

譯碼控制模塊131的輸入端與存儲控制器110通過高位地址輸入總線和第二控制線相連，用于對存儲控制器110輸入地址的譯碼；