[發明專利]非易失性存儲器、其制造方法及該存儲器的寫入讀出方法

無效

• 申請號: 200710078734.1
• 申請日: 2007-02-17
• 公開（公告）號: CN101055874A
• 公開（公告）日: 2007-10-17
• 發明（設計）人: 河津佳幸;田中宏幸
• 申請（專利權）人: 沖電氣工業株式會社
• 主分類號: H01L27/112
• 分類號: H01L27/112;H01L21/8246;G11C17/00;G11C17/06
• 代理公司: 北京三友知識產權代理有限公司
• 代理人: 黃綸偉

技術領域

本發明涉及一種非易失性的半導體存儲器，其也稱為一次可編程 (OTP)ROM，具有只能發生一次狀態變化的非可逆性的狀態變化部， 即使除去電源，存儲器的內容也不消失。

背景技術

在半導體存儲器中，非易失性存儲器分為掩模(mask)ROM和現場 可編程存儲器(field?programmable?memory)這兩種。掩模ROM是在工 廠制造時只能寫入一次的半永久地不能刪除的存儲器。另一方面，現場 編程器分為“只能寫入一次”的非易失性存儲器和能夠“寫入/刪除/再寫 入”的非易失性存儲器。只能寫入一次的存儲器稱為PROM(可編程ROM) 或OTPROM(一次可編程ROM)。并且，能夠“寫入/刪除/再寫入”的 存儲器稱為UVEPROM(紫外線刪除型可編程ROM)、EEPROM(電刪 除型可編程ROM)、或快速EEPROM(高速靈活EEPROM)。

掩模ROM雖然便宜，但因為在制造步驟中寫入程序數據，所以從 用戶定購至收到產品需要長的時間，應對程序缺陷的時間延長。另一方 面，現場可編程存儲器比掩模ROM靈活性高，也能夠盡快應對程序缺陷， 所以可以短時間內向用戶發貨。因為具有該優點，對現場可編程存儲器 的需求增加。

在圖7中，示出了與現場可編程存儲器中的OPTROM(一次可編程 ROM)相關的非易失性存儲器的現有例子。在硅襯底40上，形成有晶體 管41。將晶體管41互相連接、形成周邊電路的第3布線433，與向各個 晶體管進行電氣的輸入輸出的連接導體434連接，設置在第3絕緣膜453 上。非易失性存儲器的存儲單元42通過第2絕緣膜452與晶體管41電 絕緣，形成在晶體管41上部。存儲單元42由熔絲(fuse)絕緣膜47和 導電膜46構成。各存儲單元與第1布線431以及第2布線432連接，第 1布線431連接在存儲信息的讀出線上，第2布線432連接在接地線上。 使用所述第1布線431以及第2布線432來施加電壓，從而破壞熔絲絕 緣膜47。由此引起永久的狀態變化，能夠只進行一次數據的寫入。關于 數據讀出，根據熔絲絕緣膜47是否被破壞，該部分的電阻值不同，所以 根據該電阻值之差來將數據判別為“0”和“1”。由此，OPTROM的一 個存儲單元存儲一個比特的信息。

[專利文獻1]日本特表2002-530850號

半導體存儲器不管是哪種種類，通常都需要以更低的成本實現集成 度的更高密度。即使在一次可編程ROM的半導體非易失性存儲器中，對 布線進行更微細的加工或層疊，從而進一步提高集成度，實現每比特的 成本降低。另一方面，微細加工或層疊化伴隨著制造設備的更新或大幅 度的設計規則的變更，所以即使技術上可實現，要產品化也需要時間。 并且，制造設備的更新將需要非常大的費用。因此，其導入也必須考慮 伴隨市場動向的風險，對于先行的從業者為了確保優勢，也需要使用設 備投資之外的方法來提高集成度的方法。

發明內容

本發明是鑒于上述那樣的狀況而完成的，其目的在于即使沒有進行 大幅的制造裝置的更新等，也能夠通過提高存儲器的集成度，縮小芯片 面積來實現成本降低。

本發明是解決上述的課題的非易失性存儲器(現場可編程存儲器)。 該非易失性存儲器的存儲單元包括上部電極和下部電極、以及狀態變化 部，該狀態變化部存在于處于所述上部電極到和所述下部電極之間的層 間絕緣膜中的通孔中。該狀態變化部具有：第1半導體層，其由P型半 導體或N型半導體中的任一方半導體構成；以及第2半導體層，其由上 述P型半導體或N型半導體中的另一方半導體構成，且在所述第1半導 體層的上下分別通過PN結部而設置，所述PN結部都只能發生一次狀態 變化，所述存儲單元保持2比特的信息，形成4個存儲狀態。即，本發 明的狀態變化部的主要的部分構成為包括一個存儲單元內的PNP二極管 或NPN二極管的兩個位置的PN結部分。

此處，所謂“在該上部電極到下部電極之間”表示從包括該上部電 極的上部電極到包括該下部電極的下部電極之間的整個區域。并且，所 謂“包括狀態變化部”表示在從該上部電極到下部電極的整個區域的至 少一部分中，具有該狀態變化部。

在本發明中，在設置于上部電極和下部電極之間的絕緣膜中的通孔 (via?hole)內，如上所述設置有PNP二極管或NPN二極管，但也可以 將所述上部電極或下部電極的至少任一方作為第2半導體層。