[發明專利]非易失性存儲器、其制造方法及該存儲器的寫入讀出方法

無效

• 申請號: 200710078734.1
• 申請日: 2007-02-17
• 公開（公告）號: CN101055874A
• 公開（公告）日: 2007-10-17
• 發明（設計）人: 河津佳幸;田中宏幸
• 申請（專利權）人: 沖電氣工業株式會社
• 主分類號: H01L27/112
• 分類號: H01L27/112;H01L21/8246;G11C17/00;G11C17/06
• 代理公司: 北京三友知識產權代理有限公司
• 代理人: 黃綸偉

1.一種非易失性存儲器，所述非易失性存儲器具有保持數據的存儲 單元，其特征在于，

所述存儲單元包括：上部電極和下部電極；以及狀態變化部，其存 在于處于所述上部電極和所述下部電極之間的層間絕緣膜中的通孔中，

所述狀態變化部具有：第1半導體層，其由P型半導體或N型半導 體中的任一方構成；以及第2半導體層，其由所述P型半導體或N型半 導體中的另一方半導體構成，在所述第1半導體層的上下分別通過PN結 部而設置，所述PN結部都只能發生一次狀態變化，

所述存儲單元保持2比特的信息，形成4個存儲狀態。

2.根據權利要求1所述的非易失性存儲器，其特征在于，所述上部 電極或下部電極的至少一方是所述第2半導體層。

3.根據權利要求1或2所述的非易失性存儲器，其特征在于，所述 第2半導體層由P型或N型的多晶硅構成。

4.根據權利要求1或2所述的非易失性存儲器，其特征在于，保持 所述PN結部的破壞狀態作為比特信息。

5.一種對非易失性存儲單元陣列的數據寫入方法，其特征在于，所 述非易失性存儲單元陣列具有存儲單元結構，所述存儲單元結構具備： 上部電極；下部電極；第1半導體層，其存在于所述上部電極和所述下 部電極之間的層間絕緣膜中的通孔中，由P型半導體或N型半導體中的 任一方半導體構成；以及第2半導體層，其由所述P型半導體或N型半 導體的另一方半導體構成，在所述第1半導體層的上下分別通過PN結部 而設置，

所述數據寫入方法包括：

第1電壓施加步驟，該步驟在至少一個所述存儲單元中，對所述上 部電極和下部電極施加比所述PN結耐壓大的電壓和接地電壓；以及

第2電壓施加步驟，該步驟接著所述第1電壓施加步驟，在所述非 易失性存儲單元陣列的至少一個存儲單元中，與所述第1電壓施加步驟 的電壓施加方向反向地對所述上部電極和下部電極施加比PN結耐壓大 的電壓和接地電壓。

6.一種非易失性存儲單元陣列的數據讀出方法，其特征在于，所述 非易失性存儲單元陣列具有存儲單元結構，所述存儲單元結構具備：上 部電極；下部電極；第1半導體層，其存在于所述上部電極和所述下部 電極之間的層間絕緣膜中的通孔中，由P型半導體或N型半導體中的任 一方半導體構成；以及第2半導體層，其由所述P型半導體或N型半導 體的另一方半導體構成，在所述第1半導體層的上下分別通過PN結部而 設置，所述非易失性存儲單元陣列的數據讀出方法包括：

第1電流檢測步驟，該步驟對所述上部電極和所述下部電極施加所 述PN結耐壓以下的電壓和接地電壓，檢測流過各存儲單元的電流；以及

第2電流檢測步驟，該步驟接著所述第1電流檢測步驟，在所述非 易失性存儲單元陣列中，與所述第1電流檢測步驟的電壓施加方向反向 地對所述上部電極和所述下部電極施加PN結耐壓以下的電壓和接地電 壓，檢測流過各存儲單元的電流。

7.一種非易失性存儲器的制造方法，其特征在于，所述非易失性存 儲器的制造方法包括：

在硅襯底上設置有晶體管的上層形成第1絕緣膜的步驟；

在所述第1絕緣膜上形成下部電極布線的步驟；

在所述下部電極布線上形成第2絕緣膜的步驟；

在可與所述下部電極布線連接的所述第2絕緣膜的規定位置設置通 孔的步驟；

在所述通孔內，通過反復地進行基于CVD的成膜和蝕刻，從下方向 上方依次層疊第3半導體層、第4半導體層、以及第3半導體層，由此 形成將所述通孔埋入的、能夠保持2比特的信息形成4個存儲狀態的狀 態變化部的步驟；以及

與所述狀態變化部的最上層的所述第3半導體層連接而形成上部電 極布線的步驟。

8.根據權利要求7所述的非易失性存儲器的制造方法，其特征在于，

所述第3半導體是P型多晶硅或N型多晶硅中的任一方，

所述第4半導體是P型多晶硅或N型多晶硅的另一方。