[發明專利]MCM(多晶粒模塊)之交直流轉換器

無效

• 申請號: 200710077618.8
• 申請日: 2007-01-24
• 公開（公告）號: CN101232005A
• 公開（公告）日: 2008-07-30
• 發明（設計）人: 陳慶豐
• 申請（專利權）人: 貴陽華翔半導體有限公司
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L23/488;H01L23/498;H05K1/02;H05K1/18
• 代理公司: 暫無信息
• 代理人: 暫無信息

所屬技術領域

本發明涉及一種新的封裝技術，尤其是應用在多種異類組件之封裝整合技術領域中。

背景技術

按一般現在所有的封裝(Package)范疇皆可稱為″SIP″(SINGLE?IN?LINE?PACKAGE)，即單排直插封裝，為封裝基片由電聯接之端子d1～dm接頭齊平接線端之多個接線端；其所占用的封裝基片之使用面積非常龐大；又，一般絕緣基片必須利用一引線框架，來裝配到該封裝基片上，故生產時所耗費的成本較高、時間較長，非常不具經濟效益；因此如何提供一種可解決上述問題之多晶粒模塊器件，是為激發本案發明人之發明動機。

發明目的

有鑒于此，本案發明人乃以其本身從事相關行業多年經驗、及不斷的思慮研究，終使本發明得以誕生，其首要之目的乃在提供一種多晶粒模塊器件，也同時解決了原來技術的缺點。

本發明系對多個單元在絕緣基片上電聯接的器件，其主要結構系為：在該多晶粒模塊中，該單元的部分或全部的接線采用接線柱，并在該絕緣基片端部的部分表面形成導電層，且不需要利用引線框架而可直接插入封裝基片與封裝基片的印刷電路板中并以焊錫粘接之結構，俾使本創作之成本大幅下降。且重量也相對減輕。

對現有的封裝(Package)系以″SIP″(SINGLE?IN?LINE?PACKAGE)為主，即單排直插封裝；本發明不僅僅可為″SIP″，并利用該端部的雙面金屬可簡單的實現″DIP″(DOUBLE?IN?LINEPACKAGE)即雙排直插封裝，其可在粘接部分得到雙倍的引腳數，故本發明即達成立體單元分布、實現多單元密度。減少封裝基片面積的效果；且，本發明利用焊錫粘接至封裝基片的多重布線基片之兩面，使本發明達到縮小體積之功效；另，本發明系為垂直裝配，其占用封裝基件之面積減少到10分之1以下，非常有利于該封裝基件之小型化；又，如上所述，從基本結構的簡化，俾使本發明很容易制造出多種的結構，并可簡單快速的構造出范圍較廣之應用線路。

具體實施方式

為使??貴審查委員方便了解本發明之內容，及所能達成之功效、茲配合圖式列舉一具體實施例，詳細介紹說明如下：

圖號說明

1..絕緣基片

2..封裝基片

3..樹脂

4..焊錫

5..接線柱

6..晶粒

7..接線端

8..印刷線路

B、C、D、E..單元

a..隔離層

b..基極

c..集電區所使用的外延層

d..埋層

e..深集電極摻雜層

f..射極

A..多重布線基片

圖示說明

第一圖之(A)系為單排直插封裝之示意圖。

第一圖之(B)系為本發明之示意圖。

第一圖之(A-1)系為第一圖之(A)之縱剖平面示意圖。

第一圖之(B-1)系為第一圖之(B)之縱剖平面示意圖。

第二圖系為接線柱電極單元之示意圖。

第三圖之(A)系為本發明與其它單元同時裝配于封裝基片上之平面示意圖。

第三圖之(B)系為第三圖之(A)之側視剖面圖。

第四圖之(A)系為兩面裝置組件的絕緣基片放大實施例。

第四圖之(B)系為第四圖之(A)絕緣基片的局部與封裝基片互相接合之實施例。

第五圖系為絕緣基片的單面全部或部分之印刷線路之示意圖。

第六圖之(A)系為一般的晶粒之剖面圖。

第六圖之(B)系為晶粒用焊錫粘接到絕緣基件之局部示意圖。

第六圖之(C)系為晶粒用焊錫粘接到多重布線基片之示意圖。

請參閱第一圖所示，其中第一圖之(A)可以稱為″SIP″(SINGLE?IN?LINE?PACKAGE)，即單排直插封裝，為封裝基片由電聯接之端子d1～dm接頭齊平接線端之多個接線端；該第一圖之(B)可稱為″DIP″(DOUBLE?IN?LINE?PACKAGE)即雙排直插封裝，為封裝基片2由電聯接之端子e1～em，其中該端子透過機械分離為梳狀，并且該端子之表面及內部可有獨立的電聯接；

將該圖一之(A)與(B)相比，由上述知該(B)比(A)多兩倍的接線端；用在本發明中，因垂直裝配于封裝基片上，可有效縮小該封裝基片的面積；