[發明專利]在SOP封裝線上實現多芯片、被動元件封裝的工藝

無效

• 申請號: 200710077100.4
• 申請日: 2007-09-14
• 公開（公告）號: CN101131940A
• 公開（公告）日: 2008-02-27
• 發明（設計）人: 朱軍山;藍記粧;伍升平
• 申請（專利權）人: 廣東省粵晶高科股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/60;H01L21/56
• 代理公司: 廣州三環專利代理有限公司
• 代理人: 滿群

技術領域

本發明涉及一種IC封裝及先進的布線、優化焊線工藝，尤其涉及一種在SOP封裝線上實現多芯片、被動元件的封裝工藝。

背景技術

隨著電子技術的飛速發展，芯片的封裝技術也在不斷革新。新型封裝技術(CSP、Flip?Chip)與基板技術的發展，導致了SiP重新成為開發的熱點。SiP是通過一個封裝來完成一個系統目標產品的全部連接以及功能和性能。作為一個“系統”，其內部包括數字的、模擬的、射頻的、寬帶通訊的、甚至微機電和光電器件或包括從傳感器接受、控制到驅動輸出執行全過程。

SiP的優異性能與其復雜的制作工藝是分不開的。SiP集合了當今封裝行業的許多尖端技術，包括芯片堆疊、內部互連、多層基板、散熱器等等。目前主要采用BGA封裝形式來實現系統級(SiP)的封裝技術，BGA封裝要求制作特殊的PCB板，在目前現有的生產條件下，生產效率比較低，同時也缺乏通用性和增加制造成本，在一定程度上制約系統級(SiP)的封裝技術全方面的快速發展。

發明內容

本發明的目的在于克服上述現有技術的不足之處，提供一種用SOP24封裝實現的SiP封裝技術，具有與SOP24完全兼容，能在不改變生產線設備的基礎上，實現SiP封裝，使封裝的體積大大縮小，電路板的面積隨之縮小，節省封裝材料并提高電路的可靠性，從而避開通常SiP封裝所必需的基板設計，制造技術，使用SOP的框架即可實現多芯片、被動元件組合的SiP的封裝工藝。

本發明的目的可以通過以下措施來達到：

這種在SOP封裝線上實現多芯片、被動元件的封裝工藝，其特殊之處在于：它包括下列工藝：

(1)將貼片電阻與輔助芯片使用導電銀膠粘合在引線框架上；

(2)被動元件使用導電銀膠焊接在引線框架的兩個焊點上；

(3)在SOP封裝體內，將多芯片、輔助芯片和若干個被動元器件封裝其內；

(4)進行老化及表面處理；

(5)打印。

本發明的目的可以通過以下措施來達到：

所述步驟(1)的貼片電阻使用導電銀膠粘合引線框架與輔助芯片使用導電銀膠粘合引線框架步驟之間加入烘干步驟。

所述步驟(1)與步驟(2)之間加入烘干步驟。

所述銀漿點定位置A與電阻、輔助芯片的放置位置B的最佳尺寸是A＝0.00625英寸，B＝0.011英寸。

本發明相比現有技術具有如下優點：

1、該工藝與SOP完全兼容，能在不改變生產線設備的基礎上，實現SiP封裝。

2、依該工藝制作出來的器件，在原有面積上提高了系統的集成度，而且集成了數字信號器件與模擬信號器件，既有主動器件也有被動器件，并且具有信號控制與外部驅動功能，不但體現出SiP系統封裝的特點，也能降低制作難度和設備要求。

附圖說明

圖1是本發明中電阻與引線框架的連接以及輔助芯片焊接在引線框架上的連接示意圖。

圖2是本發明中銀漿點定位置與電阻、輔助芯片放置位置示意圖。

圖3是本發明SiP芯片布置示意圖。

具體實施方式

本發明下面將結合附圖作進一步詳述：

在SOP封裝線上實現多芯片、被動元件的封裝工藝，包括下列工藝：

(1)將貼片電阻使用導電銀膠粘合引線框架上；

(2)烘干，使其固定牢固；

(3)輔助芯片使用導電銀膠粘合在引線框架上；

(4)烘干，使其固定牢固；

(5)被動元件使用導電銀膠焊接在引線框架的兩個焊點上；

(6)在SOP封裝體內，將多芯片、輔助芯片和若干個被動元器件封裝其內，所述銀漿點定位置A與電阻、輔助芯片的放置位置B的最佳尺寸是A＝0.00625英寸，B＝0.011英寸；

(7)進行老化及表面處理；

(8)打印；

(9)測試。

以上所述僅為本發明的較佳實施例，凡依本發明權利要求范圍所做的均等變化與修飾，皆應屬本發明權利要求的涵蓋范圍。