[發明專利]一種TETRA收發信機及其實現方法

有效

• 申請號: 200710077083.4
• 申請日: 2007-09-13
• 公開（公告）號: CN101388681A
• 公開（公告）日: 2009-03-18
• 發明（設計）人: 付文良;連全斌;張宗軍;馬明;尤侃
• 申請（專利權）人: 深圳哈達訊通信技術有限公司
• 主分類號: H04B1/40
• 分類號: H04B1/40;H04B7/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種TETRA收發信機及其實現方法，具體地說，一種采用軟件無 線電技術的寬帶數字中頻收發信機及其實現方法，應用于數字集群通信系統中， 作為集群系統基站的收發信機。

背景技術

目前國際上有多種數字集群通信體制，我國業界傾向于采用iDEN、TETRA 和FHMA這三種技術體制，這三種技術體制各有所長，TETRA采用開放式信令，組 網靈活；iDEN較為成熟，而FHMA則設計新穎。其中iDEN系統和TETRA系統是信息 產業部批準的我國“數字集群移動通信系統體制”電子行業推薦性標準的兩種 體制。TETRA是ETSI制定的標準，其協議標準完全公開，國外一些廠商如 Motorola，Nokia等已早已推出相應的產品，我國則尚未有相應產品問世。

從國外現有的TETRA數字集群產品來看，其基站和手持終端產品收發信機 均采用圖1所示傳統的基帶數字化解決方案，采用該方案的主要缺點是：

1)TETRA系統采用TD/FDMA復用方式，對于不同載頻的信道，均需占用一套 單獨的射頻收發信機和基帶處理設備接收，基站的硬件結構復雜，不利于維 護和降低成本；

2)采用基帶數字化收發信機設計，由于模擬正交解調器或解調器固有的同 相和正交支路幅度和相位不平衡性，會導致相應的系統性能損失；

3)系統的數字化和軟件化程度較低，靈活性較差，不易于系統功能擴展和 升級；

4)專用化、硬件化的設計不利于不同通信系統間的互聯互通。

發明內容

本發明的目的在于為克服現有技術的不足，而提供一種TETRA收發信機及其 實現方法。

本發明之一種TETRA收發信機的技術解決方案為：一種TETRA收發信機， 其特征包括寬帶射頻前端部件和載波處理板，所述的寬帶射頻前端部件包括接 收通道和發射通道，所述的接收通道包括依次聯接的射頻接收濾波器(RF?BPF)、 低噪聲放大器(LNA)、下變頻器、接收用中頻濾波器(IF?BPF)和中頻自動增 益控制放大器(AGC)，所述的射頻接收濾波器(RF?BPF)與天線雙工器聯接； 所述的發射通道包括依次聯接的發射用中頻濾波器(IF?BPF)、中頻放大器 (Amp)、上變頻器、射頻發射濾波器(RF?BPF)和射頻功率放大器(PA)，所 述的射頻功率放大器(PA)與天線雙工器聯接；所述的載波處理板包括模數轉 換模塊(高速ADC)、數模轉換模塊(高速DAC)，現場可編程門陣列器件(FPGA) 和數字信號處理器(DSP)和時鐘單元，所述的模數轉換模塊(高速ADC)與 前述接收通道的中頻自動增益控制放大器(AGC)聯接，所述的數模轉換模塊 (高速DAC)與前述發射通道的發射用中頻濾波器(IF?BPF)聯接；現場可編 程門陣列器件(FPGA)聯接于模數轉換模塊(高速ADC)、數模轉換模塊(高 速DAC)與數字信號處理器(DSP)之間；數字信號處理器(DSP)的另一端 與邏輯鏈路控制層(LLC)聯接；所述的時鐘單元設有分別與寬帶射頻前端部件、 模數轉換模塊(高速ADC)、數模轉換模塊(高速DAC)、現場可編程門陣列器件 (FPGA)、數字信號處理器(DSP)聯接并為其提供同源時鐘的各端口。

寬帶射頻前端部件(寬帶射頻收發信機)完成對無線信號的放大、變頻和濾 波等處理功能：在接收通道(寬帶射頻接收機)，接收來自天線雙工器整個上行 頻段的所有載波信號，將整個頻段的載波信號搬移到固定的一個中頻上，并對 整個頻段的合成信號進行自動增益控制和放大，最后輸出給載波處理板；在發 射通道(寬帶射頻發射機)，接收來自載波處理板的整個下行頻段的載波信號， 將其進行頻譜搬移到射頻頻段，并進行線性化功率控制放大，最后通過天線雙 工器發射。

載波處理板完成對寬帶中頻信號的A/D、D/A，數字信號處理等功能：在 接收端，載波處理板接收來自接收通道(寬帶射頻接收機)的信號，對整個上 行頻段的載波信號進行采樣，并輸送給后端的數字信號處理器件，完成整個物 理層的信號處理；在發射端，載波處理板接收來自上一層協議處理設備的數據 包，完成整個物理層的信號處理，最后生成數字合成中頻調制信號，通過D/A 產生模擬中頻調制信號輸送給發射通道(寬帶射頻發射機)。