[發明專利]晶圓級封裝結構的制作方法

有效

• 申請號: 200710047828.2
• 申請日: 2007-11-06
• 公開（公告）號: CN101431037A
• 公開（公告）日: 2009-05-13
• 發明（設計）人: 馬俊;賴金榜
• 申請（專利權）人: 宏茂微電子（上海）有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 左一平

技術領域

本發明是有關于一種封裝結構的制作方法，且特別是有關于一種晶圓級封裝結構的制作方法。?

背景技術

近幾年來，隨著攜帶式(portable)電子產品、手持式通訊以及消費性電子產品的成長性已凌駕于傳統個人計算機(PC)產品之上，電子組件不斷地朝向高容量、窄線寬的高密度化、高頻、低耗能、多功能整合方向發展。而在集成電路(integrated?circuit，IC)封裝技術方面，為配合高輸入/輸出(I/O)數、高散熱以及封裝尺寸縮小化的要求下，使得晶粒級封裝(chip?scale?package，CSP)、晶圓級封裝(wafer?level?package)等高階封裝技術需求不斷升高。?

有別于傳統以單一芯片(die)為加工標的的封裝技術，晶圓級封裝以晶圓(wafer)為封裝處理的對象，其主要目的在簡化芯片的封裝制程，以節省時間及成本。在晶圓上的集成電路制作完成以后，便可直接對整片晶圓進行封裝制程，其后再進行晶圓切割(wafer?saw)的動作，以分別形成多個芯片封裝體。制作完成的芯片封裝體可安裝于載板上。?

在使芯片與載板接合時，現有技術是在芯片的焊墊上形成凸塊，并以導電膠填充于芯片封裝體的凸塊與載板的接墊之間。導電膠可將芯片封裝體固定在載板上，并使芯片封裝體與載板電性連接。然而，在芯片封裝體與載板接合的過程中，由于凸塊的推擠，導電膠中的導電粒子可能會滑動，而發生壓合不破的現象。如此，會降低凸塊與接墊間的電性連接的可靠度，進而降低芯片封裝體與載板之間的電性連接的可靠度。?

發明內容

本發明提供一種晶圓級封裝結構的制作方法，可提高芯片封裝體與載板之?間電性連接的可靠度。?

為解決上述問題，本發明提出一種晶圓級封裝結構的制作方法，其包括下列步驟。首先，提供一晶圓，其中晶圓具有多個焊墊以及一保護層，而保護層具有多個第一開口以將焊墊暴露。接下來，進行一凸塊制程，并于各焊墊上分別形成一凸塊。之后，于各凸塊的一頂面上分別形成一凹槽。?

本發明由于在凸塊的頂面上形成凹槽，因此，在以導電膠連接芯片封裝體與載板時，凹槽可固定導電膠中的導電粒子，而使導電粒子不會因凸塊與載板之間的擠壓而滑動。如此，可提高凸塊與載板的接墊間的電性連接的可靠度。?

附圖說明

為讓本發明的上述目的、特征和優點能更明顯易懂，以下結合附圖對本發明的具體實施方式作詳細說明，其中：?

圖1A至圖1H為本發明一實施例的晶圓級封裝結構的制作方法流程圖。?

圖2為圖1H的實施例中芯片封裝體與載板連接示意圖。?

圖3為本發明一實施例中凸塊的俯視圖。?

圖4為本發明另一實施例中凸塊的俯視圖。?

圖5為本發明又一實施例中凸塊的俯視圖。?

圖6為本發明再一實施例中凸塊的俯視圖。?

主要組件符號說明?

50：第一罩幕?

60：圖案化罩幕?

62：第二開口?

70：載板?

72：接墊?

80：導電膠?

82：導電粒子?

100：晶圓?

100’：晶圓級封裝結構?

100a：芯片封裝體?

110：焊墊?

120：保護層?

122：第一開口?

130、130a、130b、130c、130d：凸塊?

132：頂面?

134：凹槽?

136：溝渠?

136a：第一溝渠?

136b：第二溝渠?

140：球底金屬層?

140：金屬層?

138：凹陷?

具體實施方式

圖1A至圖1H為本發明一實施例的晶圓級封裝結構的制作方法流程圖。請參照圖1A至圖1H，本發明的晶圓級封裝結構的制作方法包括下列步驟。首先，請參照圖1A，提供一晶圓100，其中晶圓100上具有多個焊墊110以及一保護層120，而保護層120具有多個第一開口122以暴露出一部分的焊墊110。?

接下來，請參照圖1B至圖1D，進行一凸塊制程，在各焊墊110由第一開口122暴露的部分上分別形成一凸塊130。?