[發(fā)明專(zhuān)利]應(yīng)用于閃存的雙重側(cè)壁

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200710045072.8
• 申請(qǐng)日: 2007-08-21
• 公開(kāi)（公告）號(hào): CN101373772A
• 公開(kāi)（公告）日: 2009-02-25
• 發(fā)明（設(shè)計(jì)）人: 吳佳特;李紹彬;鄔瑞彬
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類(lèi)號(hào): H01L27/115
• 分類(lèi)號(hào): H01L27/115;H01L21/8247
• 代理公司: 上海專(zhuān)利商標(biāo)事務(wù)所有限公司
• 代理人: 陸嘉

技術(shù)領(lǐng)域

本申請(qǐng)涉及閃存器件的制程方法，更具體地說(shuō)，涉及應(yīng)用于閃存器件的雙重側(cè)壁的制程方法。

背景技術(shù)

在閃存(Flash)應(yīng)用中，閃存單元陣列和閃存的外圍設(shè)備具有不同的性能要求。通常，閃存單元陣列(Flash?Cell?Array)要求比較小的間隙，以保證能夠避免接觸孔(Contact)區(qū)域中的層間電介質(zhì)空隙(Inter?LayerDielectric?Void，ILD?Void)，因此，閃存單元陣列需要窄的側(cè)壁。而閃存單元陣列的外圍設(shè)備要求比較大的間隙，以滿(mǎn)足高壓器件的要求，比如，外圍設(shè)備中的充電泵和靜電充電(ESD)設(shè)備都需要高壓。

在現(xiàn)有技術(shù)中，常用的雙重側(cè)壁的材料是氮化硅(SiN)、等離子增強(qiáng)氧化物(PEOX)或者氧化物/氮化物/氧化物(ONO)。

在制程閃存單元陣列以及外圍設(shè)備的側(cè)壁時(shí)，還需要考慮閃存單元陣列存儲(chǔ)數(shù)據(jù)的要求，即側(cè)壁的材料還需要考慮閃存單元陣列的數(shù)據(jù)保存特性。氮化硅是一種很好的具有數(shù)據(jù)保存特性的材料。但是，氮化硅有一個(gè)顯著的缺點(diǎn)，它很難被移除，因此，對(duì)于閃存單元陣列所要求的窄的側(cè)壁，移除過(guò)多的氮化硅側(cè)壁是一件很困難的事情。而等離子增強(qiáng)氧化物或者氧化物/氮化物/氧化物雖然能夠被方便的移除，但是它們的數(shù)據(jù)保存特性比較差，不能滿(mǎn)足閃存單元陣列的數(shù)據(jù)存儲(chǔ)的要求。

由此可見(jiàn)，現(xiàn)有技術(shù)中無(wú)論使用單一的氮化硅、等離子增強(qiáng)氧化物還是氧化物/氮化物/氧化物來(lái)作為側(cè)壁，都不能同時(shí)滿(mǎn)足閃存單元陣列和外圍設(shè)備兩者的要求。

發(fā)明內(nèi)容

本發(fā)明的目的是提供新型的應(yīng)用于閃存的側(cè)壁，結(jié)合氮化硅和等離子增強(qiáng)氧化物，在閃存外圍設(shè)備的源極/漏極植入時(shí)，側(cè)壁是厚的，而進(jìn)行層間電介質(zhì)的沉積時(shí)，側(cè)壁是薄的。這樣既提高了外圍高壓電路的擊穿電壓，又使得閃存陣列在進(jìn)行層間電介質(zhì)填充時(shí)不會(huì)由于陣列過(guò)密而產(chǎn)生空洞，同時(shí)氮化硅側(cè)壁的保留也使得閃存的數(shù)據(jù)保留能力得到提高。

根據(jù)本發(fā)明的第一方面，提供一種應(yīng)用于閃存的雙重側(cè)壁，

該雙重側(cè)壁包括第一離子增強(qiáng)氧化物層、氮化硅和第二等離子增強(qiáng)氧化物層；

其中，應(yīng)用于閃存單元陣列的雙重側(cè)壁中，在沉積層間電介質(zhì)層時(shí)第二等離子增強(qiáng)氧化物層被移除；

應(yīng)用于閃存外圍設(shè)備的二次陣列中，在外圍設(shè)備的源極/漏極植入時(shí)，所有層都被保留，在沉積層間電介質(zhì)層時(shí)，第二等離子增強(qiáng)氧化物層被移除。

根據(jù)一實(shí)施例，應(yīng)用于閃存單元陣列的雙重側(cè)壁中，第二等離子增強(qiáng)氧化物層通過(guò)濕法刻蝕被移除。

應(yīng)用于閃存單元陣列的雙重側(cè)壁中，第一等離子增強(qiáng)氧化物層首先被沉積，之后氮化硅層被沉積，再之后第二等離子增強(qiáng)氧化物層被沉積形成側(cè)壁，在進(jìn)行層間電介質(zhì)沉積之前刻蝕第二等離子增強(qiáng)氧化物層。

應(yīng)用于閃存外圍設(shè)備的雙重側(cè)壁中，第二等離子增強(qiáng)氧化物層沉積的厚度為200A-300A。并且，第一等離子增強(qiáng)氧化物層首先被沉積，之后氮化硅層被沉積，再之后第二等離子增強(qiáng)氧化物層被沉積形成側(cè)壁，隨后進(jìn)行外圍器件源極/漏極的植入，然后刻蝕第二等離子增氧化物層，再沉積層間電介質(zhì)層。

根據(jù)本發(fā)明的第二方面，提供一種應(yīng)用于閃存的雙重側(cè)壁的制程方法，包括:

依次沉積第一等離子增強(qiáng)氧化物層、氮化硅層和第二等離子增強(qiáng)氧化物層形成雙重側(cè)壁；

對(duì)應(yīng)用于閃存單元陣列的雙重側(cè)壁，移除第二等離子增強(qiáng)氧化物層，再沉積層間電介質(zhì)層；

對(duì)應(yīng)用于閃存外圍設(shè)備的二次陣列，進(jìn)行外圍設(shè)備的源極/漏極植入，之后移除第二等離子增強(qiáng)氧化物層并沉積層間電介質(zhì)層。

根據(jù)本發(fā)明的一實(shí)施例，對(duì)應(yīng)用于閃存單元陣列的雙重側(cè)壁，通過(guò)濕法刻蝕被移除第二等離子增強(qiáng)氧化物層。

對(duì)應(yīng)用于閃存單元陣列的雙重側(cè)壁，該方法包括:

沉積第一等離子增強(qiáng)氧化物層；

沉積氮化硅層；

沉積第二等離子增強(qiáng)氧化物層；

刻蝕第二等離子增強(qiáng)氧化物層；

進(jìn)行層間電介質(zhì)沉積。

對(duì)應(yīng)用于閃存外圍設(shè)備的雙重側(cè)壁，第二等離子增強(qiáng)氧化物層沉積的厚度為200A-300A，并且，對(duì)用于閃存外圍設(shè)備的雙重側(cè)壁，該方法包括

沉積第一等離子增強(qiáng)氧化物層；

沉積氮化硅層；

沉積第二等離子增強(qiáng)氧化物層；

進(jìn)行外圍器件源極/漏極的植入；

刻蝕第二等離子增強(qiáng)氧化物層；

進(jìn)行層間電介質(zhì)沉積。