[發(fā)明專(zhuān)利]一種多碼率非規(guī)則LDPC碼解碼器

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200710044715.7
• 申請(qǐng)日: 2007-08-09
• 公開(kāi)（公告）號(hào): CN101136638A
• 公開(kāi)（公告）日: 2008-03-05
• 發(fā)明（設(shè)計(jì)）人: 曾曉洋;陳赟;向波;林一帆;鄧運(yùn)松;鮑丹;周本根
• 申請(qǐng)（專(zhuān)利權(quán)）人: 復(fù)旦大學(xué);上海復(fù)旦微納電子有限公司
• 主分類(lèi)號(hào): H03M13/11
• 分類(lèi)號(hào): H03M13/11
• 代理公司: 上海正旦專(zhuān)利代理有限公司
• 代理人: 陸飛;盛志范

技術(shù)領(lǐng)域

本發(fā)明屬于高速無(wú)線數(shù)字通信、光纖通信和磁光學(xué)存儲(chǔ)技術(shù)領(lǐng)域，具體涉及一種多碼率非規(guī)則LDPC碼的解碼器，可直接應(yīng)用于前向糾錯(cuò)信道編碼的解碼中。

背景技術(shù)

隨著現(xiàn)代通信系統(tǒng)向著高數(shù)據(jù)速率、大容量、高可靠性的方向發(fā)展，前向糾錯(cuò)編碼得到了廣泛應(yīng)用。在各種前向糾錯(cuò)編碼方案中，LDPC碼(Low?Density?Parity?Check?Codes低密度奇偶校驗(yàn)碼)是一種編碼性能最接近香農(nóng)極限的編碼技術(shù)，符合現(xiàn)代通信系統(tǒng)苛刻的性能要求。在擴(kuò)展無(wú)線通信系統(tǒng)的極限和服務(wù)范圍、提高遠(yuǎn)距離視頻廣播系統(tǒng)的吞吐率和磁光刻錄/存儲(chǔ)系統(tǒng)的容量等方面，LDPC碼表現(xiàn)出優(yōu)異的性能和應(yīng)用前景。相對(duì)于規(guī)則LDPC碼，非規(guī)則LDPC碼具有更加優(yōu)異的性能。為了靈活地進(jìn)行無(wú)差錯(cuò)解碼，就需要提高LDPC碼解碼器的靈活性，實(shí)現(xiàn)多種碼率下的實(shí)時(shí)解碼。

LDPC碼的性能和碼長(zhǎng)有關(guān)，碼長(zhǎng)越大，編碼性能越好；同時(shí)，非規(guī)則LDPC碼的性能要優(yōu)于規(guī)則LDPC碼，因而在要求高性能的應(yīng)用中，非規(guī)則、長(zhǎng)LDPC碼是更適合的選擇，而且為了使整個(gè)系統(tǒng)更加靈活，碼率必須可變。但是，理論上，融合多種碼率的LDPC解碼器的存儲(chǔ)器容量將成倍增加，從而致使芯片面積成倍增加，布線難度加劇，也將導(dǎo)致芯片功耗大大增加。于是，長(zhǎng)碼、多碼率和非規(guī)則性等因素給LDPC解碼器的VLSI(超大規(guī)模集成電路)硬件實(shí)現(xiàn)帶來(lái)了挑戰(zhàn)，造成了芯片內(nèi)部互連和存儲(chǔ)器實(shí)現(xiàn)的困難。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種可變碼率非規(guī)則LDPC碼的解碼器，以實(shí)現(xiàn)LDPC碼實(shí)時(shí)、靈活地解碼，并且能以單碼率的硬件資源使用量實(shí)現(xiàn)多種碼率的解碼。

本發(fā)明提出的多碼率非規(guī)則LDPC碼解碼器，由輸入緩存、運(yùn)算邏輯(包括橫向處理單元HPU和縱向處理單元VPU)、中間數(shù)據(jù)存儲(chǔ)器、輸出緩存、控制邏輯和互連網(wǎng)絡(luò)組成，系統(tǒng)整體架構(gòu)以多種碼率融合、可變權(quán)重、數(shù)據(jù)吞吐率、芯片低功耗和芯片成本控制(芯片面積)為設(shè)計(jì)目標(biāo)。為了保證數(shù)據(jù)吞吐量(解碼速度)，本發(fā)明的解碼器采用部分并行的VLSI系統(tǒng)整體架構(gòu)，如圖1所示。共使用12組橫向處理單元HPU、59個(gè)縱向處理單元VPU、1個(gè)輸入緩存、1個(gè)輸出緩存和2組中間數(shù)據(jù)存儲(chǔ)器。每個(gè)HPU由3個(gè)子橫向處理單元(sub_HPU)組成，圖1示出了總數(shù)為r＝36的sub_HPU；在圖1中，H1、H2、Hr分別表示第1、2、r個(gè)橫向處理模塊，每個(gè)橫向處理模塊包含1個(gè)sub_HPU、1個(gè)控制單元、行重個(gè)存儲(chǔ)單元；在圖1中，V1、V2、Vi、Vc分別表示第1、2、i、c(值為59)個(gè)縱向處理模塊，每個(gè)縱向處理模塊包含1個(gè)VPU、1個(gè)控制單元、列重個(gè)存儲(chǔ)單元。

橫向處理單元。橫向處理單元HPU結(jié)構(gòu)是一種適合硬件復(fù)用的方案，HPU以連接8塊RAM的sub_HPU為一個(gè)單元。多種碼率系統(tǒng)使用同一個(gè)HPU，如圖8所示，IN-1、IN-2、…、IN-32表示32個(gè)輸入端，OUT-1、OUT-2、…、OUT-32表示32個(gè)輸出端。一個(gè)32輸入的HPU可以實(shí)現(xiàn)碼率為0.4時(shí)的3行譯碼，或者可以實(shí)現(xiàn)碼率為0.6時(shí)的2行譯碼，或者可以實(shí)現(xiàn)碼率為0.8的一行譯碼。對(duì)于0.4碼率的解碼器單級(jí)sub_HPU單時(shí)鐘周期即可完成一次HPU運(yùn)算。對(duì)于0.8和0.6碼率的應(yīng)用，在sub_HPU的基礎(chǔ)上增加一級(jí)流水線，花費(fèi)2個(gè)時(shí)鐘周期來(lái)完成一次HPU的操作。

縱向處理單元。縱向處理單元VPU實(shí)現(xiàn)加法運(yùn)算，VPU結(jié)構(gòu)是一種適合硬件復(fù)用的方案，多種碼率系統(tǒng)使用同一種VPU。59個(gè)VPU的輸入端口與碼率對(duì)應(yīng)的關(guān)系見(jiàn)表1。其中，用豎線將輸入端口數(shù)作了分類(lèi)，需要的VPU端口類(lèi)型有3端、4端、7端、11端和16端，共5種。不同碼率情況下，沒(méi)有用到的端口都置0。比如第1個(gè)VPU，輸入端口取三種碼率的最大值4，當(dāng)碼率為0.6、0.8時(shí)，只需要三個(gè)端口，所以第4個(gè)端口置0，不影響VPU的輸出結(jié)果。

輸入緩存和輸出緩存。輸入緩存和輸出緩存如圖6所示，模塊6a表示解碼器核心模塊；6b表示輸入緩存，共59塊；6c表示輸出緩存，共48塊。輸入緩沖存儲(chǔ)器存儲(chǔ)一幀信道數(shù)據(jù)，然后進(jìn)行譯碼初始化，輸出緩沖存儲(chǔ)器存儲(chǔ)一幀判決結(jié)果數(shù)據(jù)，然后按時(shí)鐘節(jié)拍輸出。

中間數(shù)據(jù)存儲(chǔ)器。中間數(shù)據(jù)存儲(chǔ)器共兩組，一組用于存儲(chǔ)HPU結(jié)果，一組用于存儲(chǔ)VPU結(jié)果，分別配置給HPU和VPU。不同碼率、不同權(quán)重?cái)?shù)據(jù)的存儲(chǔ)與讀取使用同一組存儲(chǔ)器。根據(jù)校驗(yàn)矩陣的特點(diǎn)，存儲(chǔ)器采用計(jì)數(shù)尋址。