[發明專利]BCD工藝中的N型LDMOS器件及其版圖制作方法和制造方法

有效

• 申請號: 200710044405.5
• 申請日: 2007-07-31
• 公開（公告）號: CN101359664A
• 公開（公告）日: 2009-02-04
• 發明（設計）人: 顧鵬程;王煒
• 申請（專利權）人: 上海貝嶺股份有限公司;上海集成電路研發中心有限公司
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L29/78;H01L21/822;H01L21/336
• 代理公司: 北京金信立方知識產權代理有限公司
• 代理人: 黃威;徐金偉

技術領域

本發明涉及半導體集成電路制造工藝領域，特別涉及BCD(Bipolar、CMOS、DMOS)工藝中的N型LDMOS(LateralDouble-Diffused?Drain?Metal?Oxide?Semiconductor，即橫向雙擴散漏金屬氧化物半導體)器件及其版圖制作方法和制造方法。

背景技術

BCD工藝是實現智能功率集成電路即Smart?Power?IC的一項重要工藝。在電力電子領域中，作為BCD工藝中的功率器件，LDMOS器件往往需承受高壓，甚至上千伏的超高壓。與一般高壓器件不同的是，超高壓LDMOS器件除了使用傳統意義上的LDMOS器件架構之外，還必須采用特殊的版圖布局以達到耐高壓特性。通常的手段包括采用圓形版圖布圖，且使器件的漏極位于器件版圖的中央。圖1為采用典型的BCD工藝時N型LDMOS器件16(在下文中簡稱為器件16)的版圖布圖示意圖，圖2為圖1中器件16沿AA’線的剖面結構示意圖。在圖1、圖2所示的N型LDMOS結構中，器件16采用了圓形版圖布圖結構且漏極位于器件結構和版圖的中央，其耐高壓工作原理如下所述。

當圖2中源極13及柵極14均為0電位，即器件16處于關態時，如在漏極15外加高電壓，則所加電壓主要位于P型區域6與NTUB(N型盆)即區域4所形成的PN結(位于圖2中附圖標記19處，在下文中以PN結19來標識)上，因區域6摻雜濃度遠高于區域4的摻雜濃度，故PN結19的耗盡區主要降落在其位于區域4一側，其電勢沿區域4向區域6處逐漸擴展。當區域6近溝道區邊緣19距漏極15有源區8中心的距離18越大，PN結19耗盡區擴展的空間越大，PN結19處的電場到達擊穿電場越晚，源漏的擊穿電壓就越高。另外，由于PN結19處的電場會因為PN結19本身曲率半徑的變化而變化，即，當PN結19在6處的曲率半徑即圖2中18所示的距離較小時，電場會增大，擊穿電壓會下降。同時PN結19處的曲率半徑受三維空間限制，即不僅在圖1所示的二維空間中可以發生變化，而且也會在圖2所示的二維空間中發生變化。在三維空間中PN結19的曲率半徑變大才會使電力線的變化變緩，從而提高擊穿電壓。通常，在圖2所示的二維空間中，該PN結曲率半徑取決于制造工藝本身，增大這一曲率半徑通常通過改善工藝條件來完成，比如當區域6的推進深度較深，PN結19位于19處的曲率半徑便越大。而在圖1所示的二維空間中，PN結19的曲率半徑18則與器件的版圖布局有密切的關系。采用圓型的版圖布局將有助于提高PN結19在圖1所示二維空間中的曲率半徑18，進而提高器件的擊穿電壓。在圖1、圖2所示的器件結構中，當漏極15位于器件中央時，區域6與區域4所形成的PN結19的曲率半徑18大于當源極13位于器件中央時PN結19的曲率半徑20，這種情況在超高壓器件中，即當18非常大時愈加明顯，這表明在超高壓器件中，采用漏極位于器件結構中央的版圖布圖時，耐壓將得到極大的提升。但所付出的代價是器件的芯片面積隨曲率半徑18的增大而增大。所以，對超高壓LDMOS器件，任何可以減小器件版圖面積進而可以減小芯片面積的措施都是非常重要。