[發明專利]一種只讀存儲器結構及相應的只讀存儲器

無效

• 申請號: 200710041861.4
• 申請日: 2007-06-12
• 公開（公告）號: CN101325199A
• 公開（公告）日: 2008-12-17
• 發明（設計）人: 朱敏;毛梅鳳
• 申請（專利權）人: 上海浩晶數據系統有限公司
• 主分類號: H01L27/112
• 分類號: H01L27/112;H01L23/522
• 代理公司: 上海智信專利代理有限公司
• 代理人: 王潔

技術領域

本發明涉及半導體器件結構，特別涉及一種只讀存儲器結構。

背景技術

只讀存儲器(ROM)的初始數據寫入主要通過擴散層方式(diffusion)、接觸孔方式(contact?or?via)和溝道離子注入方式(channel?implantation)來實現。針對接觸孔方式，目前0.18μm或其他制程所采用的只讀存儲器結構通常為如圖1所示的三層金屬結構，其對應每一個比特(bit)設置一個晶體管，如圖中T1，T2，...，Tn所示，每個晶體管的柵極連接至多晶硅層，漏極通過布線層M1連接至比特(bit)層M2，源極連接至電源金屬層。布線層M1和比特層M2之間通過通孔(via)連接，當需要對該只讀存儲器進行初始數據寫入時，只需通過編程對每個bit相應的通孔V1，V2，...，Vn進行賦值即可。當M1和M2之間存在通孔時，上電后呈現出低電位，代表“0”值；若M1和M2之間不存在通孔，則上電后會呈現出高電位，代表“1”值。

由于上述結構對應每一個bit都需要設置一個晶體管，當ROM的存儲量增大時，器件的橫向尺寸會大幅增加，不利于ROM向器件小型化發展，因此需要一種新的ROM結構來加以代替。

發明內容

本發明的目的在于提供一種新的只讀存儲器結構，以有效減小器件的橫向尺寸，增加器件的存儲容量。

為了達到上述的目的，本發明提供一種只讀存儲器結構，包括多晶硅層、兩個布線層、一個晶體管和3n層金屬，其中n為自然數；所述的3n層金屬以堆疊的形式通過一組通孔依次連接，若將3n層金屬從下到上依次標號為M₂，M₃，...，M_3n+1，則第3n層金屬為連接層，其余金屬層為比特(bit)層；所述晶體管的柵極連接至多晶硅層，漏極通過布線層連接至比特層。

進一步地，連接層與相鄰的比特層之間還具有另一通孔。

進一步地，每個比特層的一端具有用于進行初始數據寫入的傳感器。

進一步地，所述比特層和連接層之間根據寫入的數據確定是否連通。

本發明還提供了一種采用上述結構的只讀存儲器。

本發明通過采用多層金屬縱向堆疊的結構，實現一個晶體管對應2n比特數據的對應關系，對于同樣的存儲容量，采用本發明的結構可使器件的橫向尺寸縮小至1/(2n)，換言之，在器件尺寸相同的情況下，可將存儲器容量擴大至2n倍，且不增加額外的工藝成本。

附圖說明

本發明的只讀存儲器結構由以下的實施例結合附圖給出。

圖1為現有的只讀存儲器的結構示意圖；

圖2為本發明第一實施例的只讀存儲器的結構示意圖；

圖3為本發明第二實施例的只讀存儲器的結構示意圖。

具體實施方式

下面結合附圖對本發明的具體實施方式作進一步的詳細描述。

如圖2所示，本發明的第一實施例給出了采用五層結構的只讀存儲器(對應n＝1的情況)，該五層結構分別為：兩個布線層(圖中只畫出其中的一層M1)，比特層M2和M4，以及連接層M3。晶體管的柵極連接至多晶硅層，漏極連接至布線層M1，源極接低電壓Vcc。M1層與M2層之間通過通孔V1連通，M2層與M3層之間通過通孔V2連通，從而使M1到M3層構成一條主通路。

連接層M2與相鄰的比特層M1、M3之間分別還通過另一個通孔V2’、V3’連接，從M2、M4可以分別讀取一個bit的數據，通過設置在M2、M4金屬層一端的傳感器S2、S4可進行初始數據寫入，以確定該通孔V2’、V3’是否導通，進而決定該兩個bit的值。

采用五層結構可以使只讀存儲器單位面積的存儲容量擴大為原有的2倍。

如圖3所示，本發明的第二實施例給出了采用八層結構的只讀存儲器(對應n＝2的情況)，該八層結構分別為：兩個布線層(圖中只畫出其中的一層M1)，比特層M2，M4，M5，M7，以及連接層M3和M6。晶體管的柵極連接至多晶硅層，漏極連接至M1層，源極接低電壓Vcc。M1層與M2層之間通過通孔V1連通，M2～M6層之間依次通過一組通孔V2～V5連通，從而使M1層到M6層構成一條主通路。

連接層與相鄰的比特層M3和M2、M4之間以及M6和M5、M7之間還分別通過另一組通孔V2’、V3’以及V5’、V6’連接。從M2、M4、M5、M7可以分別讀取一個bit的數據，通過相應的傳感器S2、S4、S5、S7可進行初始數據寫入，以確定該四個bit的值。