[發(fā)明專利]適用于快閃存儲器的高密度釕納米晶的原子層淀積制備方法有效
| 申請?zhí)枺?/td> | 200710040766.2 | 申請日: | 2007-05-17 |
| 公開(公告)號: | CN101060077A | 公開(公告)日: | 2007-10-24 |
| 發(fā)明(設(shè)計)人: | 丁士進;陳瑋;張敏;張衛(wèi) | 申請(專利權(quán))人: | 復(fù)旦大學(xué) |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28;H01L21/285 |
| 代理公司: | 上海正旦專利代理有限公司 | 代理人: | 陸飛;盛志范 |
| 地址: | 20043*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 適用于 閃存 高密度 納米 原子 層淀積 制備 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明屬半導(dǎo)體制備工藝技術(shù)領(lǐng)域,具體涉及在氧化硅和高介電常數(shù)介質(zhì)薄膜表面制備高密度釕納米晶的方法,以用于納米晶閃存器件。
技術(shù)背景
便攜式電子產(chǎn)品市場的日益膨脹大大刺激了人們對快閃存儲器(即閃存器件)的需求。快閃存儲器正向著高速、低功耗和高存儲密度的方向發(fā)展,這要求快閃存儲器單元的物理尺寸進一步縮小。傳統(tǒng)的多晶硅浮柵結(jié)構(gòu)存儲器已無法滿足未來存儲器的發(fā)展需求,因為當(dāng)與硅襯底相連的隧穿氧化層厚度降低至幾個納米時,被俘獲的電荷很容易通過隧穿氧化層而返回到硅襯底中,從而導(dǎo)致電荷保存功能大大降低,而無法滿足實際的應(yīng)用[1]。這就需要用新的結(jié)構(gòu)和材料來代替?zhèn)鹘y(tǒng)多晶硅浮柵閃存結(jié)構(gòu)。納米晶閃存結(jié)構(gòu)采用半導(dǎo)體或金屬的納米顆粒來作為電荷俘獲中心,它們彼此之間被絕緣介質(zhì)隔離,納米晶中貯存的電荷不會自由移動,因此隧穿層中局部的缺陷不會導(dǎo)致貯存的電荷大量流失,電荷的保存時間得以大大延長。這意味著隧穿氧化層的厚度能進一步降低,從而使得納米晶閃存器件成為下一代嵌入式快閃存儲器的有力替代者[1-4]。
釕(Ru)金屬納米晶具有較大的功函數(shù)(~5eV),故采用Ru作為電荷俘獲中心能提供很好的電荷保持特性。在快閃存儲器中,采用高介電常數(shù)介質(zhì)做隧穿氧化層,可以實現(xiàn)更好的數(shù)據(jù)保存功能[4]。此外,Ru與高介電常數(shù)介質(zhì)間的化學(xué)穩(wěn)定性好,釕本身易于干法刻蝕,其氧化物仍為良好的導(dǎo)體。所以,Ru納米晶是閃存器件中很有應(yīng)用前景的電荷俘獲材料。
目前,用來制備金屬納米晶的方法主要分為兩大類:膠狀懸浮液和直接淀積。前者是化學(xué)方法,其中涉及到一些化學(xué)試劑的采用,因此提供了潛在的污染源,與CMOS工藝不兼容,主要是用于反應(yīng)催化。直接淀積的方法包括電子束蒸發(fā)、濺射、離子注入、原子層淀積等方法,而電子束蒸發(fā)得不到大面積均勻的金屬層厚度,離子注入具有很差的空間可控性。
參考文獻
[1]H.I.Hanafi,S.Tiwari,and?I.Khan,“Fast?and?long?retention-time?nano-crystal?memory,”IEEE?Trans.Electron?Devices,vol.43,no.9,pp.1553-1558,Sep.1996.
[2]T.Usuki,T.Futatsugi,and?N.Yokoyama,“A?proposal?of?new?floating-gate?memory?storinga?small?number?of?electrons?with?relatively?long?retention?time?at?low?voltage?operations,”Microelectron.Eng.,vol.47,no.1-4,pp.281-283,Jun.1999.
[3]Z.Liu,C.Lee,V.Narayanan,G.Pei,and?E.C.Kan,“Metal?nanocrystal?memories-Part?I:Device?design?and?fabrication,”IEEE?Trans.Electron?Devices,vol.49,no.9,pp.1606-1613,Sep.2002.
[4]J.J.Lee?and?D.-L.Kwong,“Metal?nanocrystal?memory?with?high-κtunneling?barrier?forimproved?data?retention,”IEEE?Trans.Electron?Devices,vol.52,no.4,pp.507-511,Apr.2005.
[5]Y?A.Johansson,T.Torndahl,L.M.Ottosson,M.Boman,J.O.Carlsson,Materials?Science&Engineering?C.23(2003)823.
發(fā)明內(nèi)容
本發(fā)明的目的是提供一種在氧化硅和高介電常數(shù)介質(zhì)薄膜表面制備高密度Ru納米晶的方法。
本發(fā)明提出的制備高密度釕納米晶方法,是采用原子層淀積方法在氧化硅薄膜和高介電常數(shù)介質(zhì)(如HfO2,Al2O3等)薄膜上沉積高密度Ru納米晶,所得釕納米晶的平均直徑為5-20nm,密度為5×1010-5×1012cm-2。具體步驟如下:
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于復(fù)旦大學(xué),未經(jīng)復(fù)旦大學(xué)許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710040766.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





