[發明專利]半導體器件的離子注入方法有效
申請號: | 200710040643.9 | 申請日: | 2007-05-15 |
公開(公告)號: | CN101308786A | 公開(公告)日: | 2008-11-19 |
發明(設計)人: | 何永根;戴樹剛 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
主分類號: | H01L21/266 | 分類號: | H01L21/266 |
代理公司: | 上海智信專利代理有限公司 | 代理人: | 王潔 |
地址: | 2012*** | 國省代碼: | 上海;31 |
權利要求書: | 查看更多 | 說明書: | 查看更多 |
摘要: | |||
搜索關鍵詞: | 半導體器件 離子 注入 方法 | ||
技術領域
本發明涉及半導體領域的制造技術,具體地說,涉及一種半導體器的離子注入方法。
背景技術
半導體器件一般包括半導體硅襯底、位于襯底上面的柵氧化層(一般為二氧化硅,也可能是氮化硅等)以及沉積于柵氧化層上面的多晶硅層,其中多晶硅層為半導體器件的柵極。隨著半導體技術的發展,半導體器件的運行速度越來越快,芯片電路的集成度越來越高,對電源消耗的也越來越低,從而使得半導體器件的多晶硅柵極的特性尺寸(critical?dimension,CD)、柵氧化層的厚度等等參數逐漸變小,這樣在多晶硅層靠近柵氧化層處,較容易形成空乏層,影響半導體器件的導通特性。另外,空乏層的厚度還受到多晶硅層的離子注入的濃度、深度和多晶硅層熱處理方法影響。目前業界較常通過提高多晶硅層的離子注入濃度來降低空乏層的厚度,以減少半導體器件的性能在空乏層的衰減程度。
對于65納米或更高精度的技術代而言,預摻雜技術(在對多晶硅層蝕刻之前進行離子摻雜)被廣泛應用于半導體器件的多晶硅層。為了減小多晶硅層靠近柵氧化層處空乏層的厚度,在保證其他參數符合的情況下,盡量增加多晶硅層的離子濃度,一般多晶硅層的離子注入劑量可達到2~5E15/平方厘米。
另外,減速式離子注入是對半導體器件的多晶硅層進行離子注入是一種常用的離子注入方法,減速式離子注入也就是離子注入裝置首先采用高能量的發射離子束,在離子束未達到半導體器件表面之前,利用電場將離子束減速將其控制在預設值進行離子注入的方式。目前作為柵極的多晶硅層較多采用的是無摻雜沉積。由于無摻雜多晶硅層的結構為典型的柱狀晶粒,這樣在對多晶硅層進行減速式離子注入的過程中,由于離子注入濃度一般較高,注入的離子很容易通過多晶硅層晶界邊緣滲透到半導體的硅襯底上,從而導致半導體器件性能的衰減,降低成品率。
有鑒于此,需要提供一種新的離子注入方法以克服或至少減半導體器件性能衰減的情況。
發明內容
本發明解決的技術問題在于提供一種可提高半導體器件性能的離子注入方法。
為解決上述技術問題,本發明提供了一種新的離子注入方法,該方法包括如下步驟:提供半導體基體,其包括半導體襯底、沉積于襯底上的柵氧化層以及位于柵氧化層上面的多晶硅層;在多晶硅層上面生成保護氧化層;在保護氧化層上鍍光刻膠,進行曝光、蝕刻、顯影步驟;進行預摻雜步驟,使注入離子穿過保護氧化層注入多晶硅層內;移除光刻膠;移除保護氧化層。
進一步地,所述保護氧化層設置的厚度范圍是20-100埃。
進一步地,所述保護氧化層在高溫爐中生成。
進一步地,所述保護氧化層在快速熱氧化系統中生成。
與現有技術相比,本發明離子注入方法通過在多晶硅層上設置保護氧化層,避免了或至少減少了注入離子摻入半導體襯底內,減小了半導體器件性能的衰減,達到了提高半導體器件成品率的有益效果。
附圖說明
通過以下對本發明一實施例結合其附圖的描述,可以進一步理解其發明的目的、具體結構特征和優點。其中,附圖為:
圖1為采用本發明離子注入方法的流程示意圖。
具體實施方式
下面結合圖1對本發明公開的離子注入方法作進一步詳細描述。
本發明的離子注入方法包括如下步驟:
提供半導體基體,其包括半導體硅襯底、沉積于襯底上的柵氧化層以及沉積于柵氧化層上的作為半導體器件柵極的多晶硅層;
在所述多晶硅層上生成一層薄的保護氧化層,該保護氧化層可以在高溫爐中生成,或者在快速熱氧化系統(rapid?thermal?oxidation,RTO)中生成,其中所述保護氧化層的厚度范圍是20-100埃;
在所述保護氧化層上鍍光刻膠,可以根據光阻特性,鍍正光刻膠或者負光刻膠,然后一次進行曝光、蝕刻、顯影步驟;
進行預摻雜步驟,注入合適劑量的磷離子、硼離子,注入離子穿過保護氧化層注入多晶硅層內;
移除上述顯影步驟后遺留的光刻膠;
移除上述保護氧化層。
然后對多晶硅層進行蝕刻步驟,制作出需要的電路圖形以及其他為本技術領域的技術人員習知的步驟從而完成半導體器件的制作。
由于形成保護氧化層步驟是在高溫爐或RTO進行的,氧化作用一般會消耗掉部分多晶硅層。因此采用本發明的離子注入方法,需要在沉積多晶硅層的過程中,設置沉積多晶硅層的厚度應該大于目標值,沉積厚度大于目標值的差值具體數值根據保護氧化層的厚度確定,也就是說保護氧化層越厚,在形成過程中消耗的多晶硅層就越多,沉積多晶硅層過程中所需要設置的差值就越大。
本發明通過在多晶硅層上面設置保護氧化層,透過保護氧化層,對多晶硅層進行預摻雜,采用這種方法,注入的離子不易滲入到半導體襯底上,有效地減少了半導體器件性能的衰減,提高了成品率。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710040643.9/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造