[發明專利]一種防止封裝芯片上的頂層金屬層斷裂的方法及測試結構

有效

• 申請號: 200710040532.8
• 申請日: 2007-05-11
• 公開（公告）號: CN101304013A
• 公開（公告）日: 2008-11-12
• 發明（設計）人: 周華陽
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L23/522;H01L23/544
• 代理公司: 上海智信專利代理有限公司
• 代理人: 王潔

技術領域

本發明屬于芯片制造領域，具體涉及一種防止因金球和鋁焊墊在高溫大電流環境下相互擴散，而造成的與鋁焊墊相連的頂層金屬層斷裂的方法及測試結構。

背景技術

在半導體制造工藝中，為了減小連線電阻，減小面積，增加集成度，芯片制造往往采取多層布局布線。同層之間器件是由金屬線來連接的，不同層次之間的金屬是由Via(金屬插塞)來連接的，PAD(鋁焊墊)是與內部金屬相連的封裝引出端。

要將芯片制造成產品，必須對它進行封裝，目前處于主流地位的封裝方式是采用金線。在高溫的環境下(200℃以上)，隨著溫度的增加，封裝金球(金線的端口)里的金越來越容易在鋁焊墊上和鋁發生相互擴散，并逐漸擴散到整個鋁焊墊上，形成共金。鋁焊墊的下層即為頂層金屬層，若連接到鋁焊墊上的金屬線為頂層金屬層，則易與金鋁合金間發生擴散。由于金屬線寬度和鋁焊墊相比，相差甚遠，金屬原子擴散后得不到及時的補充，所以為擴散薄弱點。隨著時間的累積(幾個小時到幾十個小時，甚至更長的時間)，逐漸造成和鋁焊墊相連的頂層金屬線斷線，從而導致電路失效。

例如，在測試芯片壽命的測試電路中，由于金球與鋁焊墊相互擴散會造成的頂層金屬層斷裂。圖1是原測試電路的原理示意圖。如圖1所示，1為下層金屬層；2為PAD(鋁焊墊，在此測試電路中為測試結構的引出端)，其中電流正接口(Force+)和電流負接口(Force-)為電流測試端口，分別接電流正負端，電壓正接口(Sense+)和電壓負接口(Sense-)為電壓測試端口，分別接電壓正負量測端；3為weak?point(測試過程中容易斷裂的點)；4為頂層金屬層；5為Via(金屬插塞)，6是頂層金屬層和下層金屬層之間的連接處，7是頂層金屬層和PAD之間的連接處。將測試電路集成在被測芯片后，為了方便測試將進行一次簡易封裝。在封裝過程中，會將金線打在鋁焊墊2上，即金球與鋁焊墊同層。(將金線打到鋁焊墊上的工藝，是將金線的一端通過熱和超聲能量，實現在芯片鋁焊墊表面焊接成一個圓形的金屬球)由于芯片需要在加速老化環境下測試，金球與鋁焊墊2在惡劣環境下容易相互擴散。由于所述金球和頂層金屬層4幾乎同層，易造成與所述金球相連的頂層金屬層斷線，從而使一些比較脆弱的連接處的斷開，即如圖1所示的weak?point3的斷裂。

所述的頂層金屬層斷線現象會影響測試電路的性能，給芯片的可靠性測試帶來不便，即浪費了資源，又加大了后續的測試工作量。

發明內容

為了解決上述金球、鋁焊墊和頂層金屬層之間相互擴散而造成的頂層金屬層斷線，本發明提出一種防止頂層金屬層斷線的方法，可以有效避免因金球和鋁焊墊之間相互擴散而造成的與金球相連的頂層金屬層斷線的問題，提高了測試效率節約了資源成本。

一種防止封裝芯片上的頂層金屬層斷裂的方法，在頂層金屬層和鋁焊墊之間的連接處引入下層金屬層，并在頂層金屬層和下層金屬層之間的連接處通過金屬插塞連接，以及在下層金屬層與鋁焊墊之間的連接處通過金屬插塞連接。

所述金屬插塞個數大于25個。

所述金屬插塞個數的最佳取值為100個。

一種防止芯片上的頂層金屬斷裂的測試結構，至少包括：頂層金屬層，下層金屬層，鋁焊墊和金屬插塞；所述頂層金屬層和所述下層金屬層之間，所述下層金屬層和所述鋁焊墊之間皆是通過所述金屬插塞來連接的。

所述金屬插塞個數大于25個。

所述金屬插塞個數的最佳取值為100個。

所述鋁焊墊的個數可以是2個，包括1個電流和電壓正接口，1個電流和電壓負接口。

所述鋁焊墊的個數是可以4個，包括1個電流正接口，1個電流負接口，1個電壓負接口，1個電壓正接口。

本發明可以有效避免因金球和鋁焊墊之間相互擴散而造成的與金球相連的頂層金屬層斷線的問題；本發明提高了測試效率，減少了后續測試工作量；本發明節約了物質和人力資源；本發明節約了制造成本。

附圖說明

圖1是原測試電路的原理示意圖；

圖2是現測試電路的原理示意圖。

具體實施方式

以下結合附圖和具體實施例對本發明作詳細說明。本發明的一個實施例是在測試芯片壽命的測試電路中，由于金球與鋁焊墊相互擴散而造成的頂層金屬層斷裂。本發明適用于所有高溫下工作的與鋁焊墊連接線為頂層金屬層的封裝芯片。