[發明專利]一種可提高柵極氧化層均勻性的功率MOS管的制作方法

有效

• 申請號: 200710039184.2
• 申請日: 2007-04-06
• 公開（公告）號: CN101281869A
• 公開（公告）日: 2008-10-08
• 發明（設計）人: 朱立平;陳彤;馮長青
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/285;H01L21/316
• 代理公司: 上海智信專利代理有限公司
• 代理人: 王潔

技術領域

本發明涉及半導體制造領域，特別涉及一種可提高柵極氧化層均勻性的功率MOS管的制作方法。

背景技術

傳統的MOS管，其柵極、源極和漏極在同一水平面上(即水平溝道)，此種結構在制造時非常方便，但因源極和漏極之間距離太近而無法滿足大功率晶體管的需求，為了滿足大功率晶體管的需求，20世紀70年代末出現了具有垂直溝道的MOS管(即功率MOS管)，其不僅繼承了水平溝道MOS管輸入阻抗高、驅動電流小等優點，還具有耐壓高、工作電流大、輸出功率高、開關速度快等優點。

參見圖1，顯示了功率MOS管的剖視圖，如圖所示，所述功率MOS管1的柵極溝槽為U型槽，所述功率MOS管1包括：漏極區10、外延層11、柵極凹槽(未圖示)、柵極氧化層12、柵極13、反型襯底14、源極區15、柵極電極16、源極電極17和漏極電極18，其中，外延層11和源極區15與漏極區10摻雜類型相同，反型襯底14與漏極區10摻雜類型相反。

以下將結合圖1詳述現有的功率MOS管1的制作方法，該功率MOS管制作在硅襯底上，所述方法包括以下步驟：(a)對硅襯底進行重摻雜制成漏極區10；(b)制作與漏極區10摻雜類型相同且輕摻雜的外延層11；(c)在外延層11上光刻并刻蝕出柵極凹槽(未圖示)，所述柵極凹槽的深度大于反型襯底14和源極區15的總厚度，所述柵級凹槽的深寬比大于1.5；(d)通過干氧氧化制作預定厚度的柵極氧化層12，其中，氧化溫度為1100攝氏度，氧化時間為20至30分鐘，氧氣流量為10升/分鐘；(e)在所述柵極凹槽中制作柵極13；(f)在外延層11上制作與漏極區10摻雜類型相反的反型襯底14；(g)在反型襯底14上制作與漏極區10摻雜類型相同且重摻雜的源極區15；(h)制作柵極電極16、源極電極17和漏極電極18。

試驗證明，柵極氧化層12的膜厚均勻率(膜厚均勻率＝凹槽底部氧化層厚度÷凹槽頂部氧化層厚度)小于75％時，功率MOS管漏電流增大或易被擊穿。通過上述步驟(d)制作的柵極氧化層12的膜厚均勻率均小于75％，故通過上述方法制作的功率MOS管1漏電流大且極易被擊穿。

發明內容

本發明的目的在于提供一種可提高柵極氧化層均勻性的功率MOS管的制作方法，通過所述方法可大大提高柵極氧化層的均勻性。

本發明的目的是這樣實現的：一種可提高柵極氧化層均勻性的功率MOS管的制作方法，該功率MOS管制作在硅襯底上，該方法包括以下步驟：(1)通過對硅襯底進行重摻雜來制作漏極區；(2)制作一與該漏極區摻雜類型相同且輕摻雜的外延層；(3)光刻并刻蝕出柵極凹槽；(4)通過干氧氧化制作預定厚度的柵極氧化層；(5)在該柵極凹槽中制作柵極；(6)在該外延層上制作一與該漏極區摻雜類型相反的反型襯底；(7)在該反型襯底上制作一與該漏極區摻雜類型相同且重摻雜的源極區；(8)制作柵極電極、源極電極和漏極電極；其中，該柵極凹槽的深度大于反型襯底和源極區的總厚度；在步驟(4)中，通過流量范圍為15至18升/分鐘的氧氣進行干氧氧化。

在上述的可提高柵極氧化層均勻性的功率MOS管的制作方法中，在步驟(4)中，氧化溫度為1100攝氏度，氧化時間為20至30分鐘。

在上述的可提高柵極氧化層均勻性的功率MOS管的制作方法中，該柵極凹槽為U型槽，該U型槽的深寬比大于1.5。

在上述的可提高柵極氧化層均勻性的功率MOS管的制作方法中，該預定厚度為600埃。

在上述的可提高柵極氧化層均勻性的功率MOS管的制作方法中，該柵極為多晶硅柵極。

與現有技術中采用較小流量的氧氣而生成厚度極度不均的柵極氧化層相比，本發明將氧氣流量從10升/分鐘提高到15至18升/分鐘，從而改善了柵極氧化層的均勻性，避免了柵極氧化層厚度極度不均所造成的功率MOS管的漏電或擊穿。

附圖說明

本發明的可提高柵極氧化層均勻性的功率MOS管的制作方法由以下的實施例及附圖給出。

圖1為功率MOS管的剖視圖；

圖2為本發明的可提高柵極氧化層均勻性的功率MOS管的制作方法的流程圖；

圖3為完成圖2中步驟S20后的功率MOS管的剖視圖；

圖4為完成圖2中步驟S21后的功率MOS管的剖視圖；

圖5為完成圖2中步驟S22后的功率MOS管的剖視圖；

圖6為完成圖2中步驟S23后的功率MOS管的剖視圖；

圖7為完成圖2中步驟S24后的功率MOS管的剖視圖；