[發(fā)明專利]互補(bǔ)性金屬氧化物半導(dǎo)體場效應(yīng)晶體管的制造方法

有效

• 申請?zhí)枺?/td>: 200710037833.5
• 申請日: 2007-03-06
• 公開（公告）號: CN101261958A
• 公開（公告）日: 2008-09-10
• 發(fā)明（設(shè)計(jì)）人: 趙猛
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/336
• 代理公司: 上海智信專利代理有限公司
• 代理人: 王潔

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體器件的制造方法，特別是涉及一種互補(bǔ)性金屬氧化物半導(dǎo)體(Complementary-Metal-Oxide-semiconductor，簡稱“CMOS”)場效應(yīng)晶體管的制造方法。

背景技術(shù)

在CMOS制造工藝中，晶體管的熱載流子效應(yīng)將影響器件的可靠性，降低器件工作壽命。以NMOS晶體管為例，NMOS晶體管是做在P型半導(dǎo)體襯底上的，兩端是摻雜的N區(qū)，稱為源區(qū)(Source)和漏區(qū)(Drain)，中間的部分覆蓋了一層薄薄的柵氧化層，其上又制作了多晶硅的電極，被稱為柵極(Gate)。柵極沒有電壓的時(shí)候，源區(qū)和漏區(qū)隔著兩重P-N結(jié)耗盡層，電流無法通過，NMOS處于截止的狀態(tài)。當(dāng)柵極上接小幅正電壓的時(shí)候，柵氧化層下P型半導(dǎo)體的正電荷“空穴”會(huì)被排斥，緊貼柵氧化層就會(huì)形成一層耗盡層。當(dāng)柵極上的電壓繼續(xù)升高超過一個(gè)特定的電壓(閥值電壓)后，柵極與襯底間的電場強(qiáng)大到可以從別的地方吸引大量的電子，這塊區(qū)域就會(huì)形成一層薄薄的反型層，因?yàn)榉葱蛯佑写罅颗c源和漏相同的載流子一電子，就形成了一條連接源和漏的導(dǎo)電通道，NMOS管就開通了。PMOS管與NMOS管工作原理幾乎是相同的，所不同的是PMOS管中溝道的載流子是空穴，柵電壓的極性對溝道的形成起的作用也恰好相反。漏區(qū)的強(qiáng)大電場產(chǎn)生熱載流子(高能電子或空穴)，當(dāng)電場達(dá)到一定強(qiáng)度時(shí)，這些熱載流子便很容易被加速激發(fā)到晶體管的柵氧化層中，被柵氧化層中的晶格缺陷所捕獲，這種現(xiàn)象稱為熱載流子效應(yīng)。被捕獲的電子停留在柵氧化層的晶格中，嚴(yán)重影響了柵氧化層的性能，導(dǎo)致晶體管的各種性能退化。

為減小熱載流子效應(yīng)，人們提出了許多方法如輕摻雜源漏極(lightly?dopedsource/drain，LDD)離子注入及源漏低摻雜區(qū)環(huán)繞離子注入等等。上述方法在一定程度上減少被激發(fā)到柵氧化層的熱載流子，但是對于制造65nm及以下的半導(dǎo)體器件即晶體管來說，這些方法還是不能滿足實(shí)際要求。

因此，需要提供一種新CMOS場效應(yīng)晶體管的制造方法以降低漏區(qū)的電場來減小熱載流子效應(yīng)。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種可有效減小熱載流子效應(yīng)的CMOS場效應(yīng)晶體管的制造方法。

為了解決上述技術(shù)問題，本發(fā)明一種互補(bǔ)性金屬氧化物半導(dǎo)體場效應(yīng)晶體管的制造方法，該方法包括如下步驟：a.提供半導(dǎo)體襯底，半導(dǎo)體襯底包括核心器件區(qū)域和輸入/輸出器件區(qū)域，核心器件區(qū)域和輸入/輸出器件區(qū)域的半導(dǎo)體襯底上都形成有柵氧化層和位于柵氧化層上的柵極；b.進(jìn)行再氧化柵氧化層及柵極的步驟，在柵氧化層以及柵極的側(cè)壁形成柵氧化壁；c.掩模核心器件區(qū)域，在輸入/輸出器件源漏低摻雜區(qū)進(jìn)行離子注入；d.對輸入/輸出器件源漏低摻雜區(qū)進(jìn)行退火氧化步驟，在柵氧化壁的側(cè)壁生成側(cè)墻，采用的溫度條件是650℃-850℃，生長時(shí)間為10min-150min。

相對于現(xiàn)有技術(shù)，本發(fā)明通過先進(jìn)行輸入/輸出器件區(qū)域的離子注入步驟，采用上述溫度范圍，在上述時(shí)間范圍內(nèi)進(jìn)行退火氧化步驟，有效地減少了熱載流子對柵氧化層的破壞，減小了熱載流子效應(yīng)，達(dá)到了提高了輸入/輸出器件的可靠性的有益效果。

附圖說明

通過以下對本發(fā)明一實(shí)施例結(jié)合其附圖的描述，可以進(jìn)一步理解其發(fā)明的目的、具體結(jié)構(gòu)特征和優(yōu)點(diǎn)。其中，附圖為：

圖1為采用本發(fā)明制造的CMOS場效應(yīng)晶體管的部分示意圖。

圖2為本發(fā)明CMOS場效應(yīng)晶體管的制造方法的流程圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例對本發(fā)明作進(jìn)一步詳細(xì)說明。

本發(fā)明提供一種CMOS場效應(yīng)晶體管的制造方法，以下均以NMOS場效應(yīng)晶體管為例，該方法包括如下步驟：

提供P型半導(dǎo)體襯底1，P半導(dǎo)體襯底1包括N核心器件區(qū)域10和輸入/輸出器件區(qū)域20，N核心器件區(qū)域10和N輸入/輸出器件區(qū)域20的半導(dǎo)體襯底1上都形成有柵氧化層2和位于柵氧化層上的柵極3(多晶硅或者多晶硅硅化物)；

進(jìn)行再氧化(Gate?Reoxidation)柵氧化層及柵極的步驟，在N核心器件區(qū)域10和N型輸入/輸出器件區(qū)域20的柵氧化層2以及柵極3的側(cè)壁形成柵氧化壁6；

掩模N核心器件區(qū)域10，在N型輸入/輸出器件源漏低摻雜區(qū)4進(jìn)行第一種離子的第一次注入；

在N型輸入/輸出器件源漏低摻雜區(qū)4進(jìn)行第一種離子的第二次注入；

在N型輸入/輸出器件源漏低摻雜區(qū)4進(jìn)行第二種離子注入；