[發明專利]一種可減小N型摻雜柵極電阻的柵極側墻制作方法

無效

• 申請號: 200710037150.X
• 申請日: 2007-02-06
• 公開（公告）號: CN101241852A
• 公開（公告）日: 2008-08-13
• 發明（設計）人: 賈宬;吳俊雄;范生輝
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/311;H01L21/335
• 代理公司: 上海智信專利代理有限公司
• 代理人: 王潔

技術領域

本發明涉及半導體制造領域，特別涉及一種可減小N型摻雜柵極電阻的柵極側墻制作方法。

背景技術

現有的柵極側墻的制作方法首先在已生成有多晶硅柵極、源極和漏極的晶圓上制作由二氧化硅層、氮化硅層和又一二氧化硅層組成的絕緣介質層，然后對該絕緣介質層進行干法刻蝕，利用干法刻蝕的各向異性特性來去除水平方向上的絕緣介質層來形成側墻圖形，最后再對該絕緣介質層進行濕法刻蝕來形成柵極側墻。

但是在完成上述濕法刻蝕步驟后，多晶硅柵極頂端的二氧化硅層厚度仍可達20埃以上。當在進行N型源漏區摻雜時，該厚度可達20埃的二氧化硅層將會對后續在多晶硅柵極和源漏極上進行的離子注入(如注入砷離子或磷離子)產生阻擋作用，如此會導致注入至柵極、漏極和源極中的離子數量減小，導致多晶硅柵的電阻會相應增大。通過上述工藝制成的N溝道MOS管的電性能就會受到不良影響，例如會造成MOS管反應速度慢、功耗增大等。

上述因二氧化硅層的厚度過厚而導致多晶硅柵極電阻過大的問題，雖可通過調節離子注入的參數來進行改善，但調節離子注入參數的過程非常麻煩；另外，即便調整了離子注入的參數而使離子注入后多晶硅柵極的電阻在正常范圍，也很難確保此種參數下使N溝道MOS的其他參數處于正常范圍。

發明內容

本發明的目的在于提供一種可減小N型摻雜柵極電阻的柵極側墻制作方法，通過所述方法可避免多晶硅柵極電阻偏大而影響N溝道MOS性能。

本發明的目的是這樣實現的：一種可減小N型摻雜柵極電阻的柵極側墻制作方法，該方法首先在已生成有多晶硅柵極和有源區的晶圓上制作一絕緣介質層，然后對該絕緣介質層進行干法刻蝕來形成側墻圖形，最后對該絕緣介質層進行濕法刻蝕來形成柵極側墻，其中，在對該絕緣介質層進行濕法刻蝕形成柵極側墻時，該濕法刻蝕使多晶硅柵極和有源區頂端的絕緣介質層的厚度減小到10埃以下。

在上述的可減小N型摻雜柵極電阻的柵極側墻制作方法中，該絕緣介質層從下至上依次包括第一二氧化硅層、氮化硅層以及第二二氧化硅層。

在上述的可減小N型摻雜柵極電阻的柵極側墻制作方法中，該第一二氧化硅層的厚度為150埃。

在上述的可減小N型摻雜柵極電阻的柵極側墻制作方法中，該氮化硅層的厚度為300埃。

在上述的可減小N型摻雜柵極電阻的柵極側墻制作方法中，該第二二氧化硅層的厚度范圍為600至1000埃。

在上述的可減小N型摻雜柵極電阻的柵極側墻制作方法中，該濕法刻蝕通過氫氟酸溶液來實現。

在上述的可減小N型摻雜柵極電阻的柵極側墻制作方法中，通過提高氫氟酸溶液的濃度或延長刻蝕時間來減小多晶硅柵極和有源區頂端的絕緣介質層的厚度。

與現有的濕法刻蝕后多晶硅柵極和有源區頂端仍有20埃的二氧化硅層相比，本發明的可減小N型摻雜柵極電阻的柵極側墻制作方法，通過濕法刻蝕使二氧化硅層的厚度降至10埃以下，如此，可提高后續在多晶硅柵極和有源區上進行離子注入時注入的離子劑量，使多晶硅柵極的電阻也相應的降低，又可大大提升N溝道MOS的性能和良品率。

附圖說明

本發明的可減小N型摻雜柵極電阻的柵極側墻制作方法由以下的實施例及附圖給出。

圖1為本發明的可減小N型摻雜柵極電阻的柵極側墻制作方法的實施例的流程圖。

具體實施方式

以下將對本發明的可減小N型摻雜柵極電阻的柵極側墻制作方法作進一步的詳細描述。

如圖1所示，本發明的可改善多晶硅柵極側面輪廓的柵極側墻制作方法首先進行步驟S10，在已生成有多晶硅柵極和有源區的晶圓上制作一絕緣介質層。在本實施例中，所述的有源區包括源極和漏極，所述的絕緣介質層從下至上依次包括第一二氧化硅層、氮化硅層以及第二二氧化硅層，其厚度分別為150埃、300埃和800埃。然后繼續步驟S11。

在步驟S11中，對所述的絕緣介質層進行干法刻蝕來形成側墻圖形。在本實施例中，通過利用干法刻蝕的各向異性的特性來刻蝕掉所述的絕緣介質層的水平部分而形成側墻圖形。然后繼續步驟S12。

在步驟S12中，對所述的絕緣介質層進行濕法刻蝕來形成柵極側墻，所述的濕法刻蝕使所述的多晶硅柵極和有源區頂端的絕緣介質層的厚度減小到10埃以下。在本實施例中，濕法刻蝕通過氫氟酸溶液來實現，可通過提高氫氟酸溶液的濃度或延長刻蝕時間來確保多晶硅柵極頂端的絕緣介質層的厚度減小到10埃以下。

綜上所述，本發明的可減小N型摻雜柵極電阻的柵極側墻制作方法，通過濕法刻蝕使多晶硅柵極和有源區頂端的二氧化硅層的厚度降至10埃以下，如此，可提高后續在有源區上進行離子注入時注入的離子劑量，使多晶硅柵極的電阻也相應的降低，并可大大提升N溝道MOS的性能和良品率。