[發明專利]一種可減小N型摻雜柵極電阻的柵極側墻制作方法無效
| 申請號: | 200710037150.X | 申請日: | 2007-02-06 |
| 公開(公告)號: | CN101241852A | 公開(公告)日: | 2008-08-13 |
| 發明(設計)人: | 賈宬;吳俊雄;范生輝 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28;H01L21/311;H01L21/335 |
| 代理公司: | 上海智信專利代理有限公司 | 代理人: | 王潔 |
| 地址: | 2012*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 減小 摻雜 柵極 電阻 制作方法 | ||
1.?一種可減小N型摻雜柵極電阻的柵極側墻制作方法,該方法首先在已生成有多晶硅柵極和有源區的晶圓上制作一絕緣介質層,然后對該絕緣介質層進行干法刻蝕來形成側墻圖形,最后再對該絕緣介質層進行濕法刻蝕來形成柵極側墻,其特征在于,在對該絕緣介質層進行濕法刻蝕形成柵極側墻時,該濕法刻蝕使多晶硅柵極和有源區頂端的絕緣介質層的厚度減小到10埃以下。
2.?如權利要求1所述的可減小N型摻雜柵極電阻的柵極側墻制作方法,其特征在于,該絕緣介質層從下至上依次包括第一二氧化硅層、氮化硅層以及第二二氧化硅層。
3.?如權利要求2所述的可減小N型摻雜柵極電阻的柵極側墻制作方法,其特征在于,該第一二氧化硅層的厚度為150埃。
4.?如權利要求2所述的可減小N型摻雜柵極電阻的柵極側墻制作方法,其特征在于,該氮化硅層的厚度為300埃。
5.?如權利要求2所述的可減小N型摻雜柵極電阻的柵極側墻制作方法,其特征在于,該第二二氧化硅層的厚度范圍為600至1000埃。
6.?如權利要求1所述的可減小N型摻雜柵極電阻的柵極側墻制作方法,其特征在于,該濕法刻蝕通過氫氟酸溶液來實現。
7.?如權利要求6所述的可減小N型摻雜柵極電阻的柵極側墻制作方法,其特征在于,通過提高氫氟酸溶液的濃度或延長刻蝕時間來減小多晶硅柵極和有源區頂端的絕緣介質層的厚度。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710037150.X/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





