[發明專利]信號清潔電路

無效

• 申請號: 200710036508.7
• 申請日: 2007-01-12
• 公開（公告）號: CN101222222A
• 公開（公告）日: 2008-07-16
• 發明（設計）人: 曹先國
• 申請（專利權）人: 曹先國
• 主分類號: H03K19/003
• 分類號: H03K19/003
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種信號清潔電路，其作用是清除電路，特別是數字電路中各種干擾信號，包括毛刺、噪聲和上升/下降沿抖動等。

背景技術

在數字電路和模擬電路當中，因環境或電路自身原因形成的毛刺、噪聲和沿抖動是一個令人頭痛的問題，尤其是在集成電路發展的亞微米技術領域時在數字電路中這一問題就越發的突出了起來，在一些對信號非常敏感的電路，例如異步電路，由于沒有受到時鐘的控制，作為輸入噪聲進入電路內部的毛刺、噪聲和沿抖動將對邏輯的讀取造成紊亂，使得數據傳輸出現錯誤，從而干擾到輸出信號的正確與穩定。尤其是實現置位功能的set信號和實現復位功能的reset信號，對電路進行全局控制，一旦受到毛刺、噪聲和沿抖動的干擾，對于整個電路的工作可能會造成致命的影響。

現今解決這一技術問題的普遍做法，主要有三種不同的思路：

1在PCB板上增加一些元器件，諸如在電路中增加濾波電容，或者在電路與地之間增加耦合電容。這一做法難于應用在數字電路上，即使在模擬電路中，增加的元器件也有著各自應用頻率范圍，當電路輸入信號超出了頻率范圍，對毛刺、噪聲和沿抖動的消除作用將會顯著下降；同時這一做法需要根據不同的電路作不同的設計調整，不僅繁瑣，而且易于出錯。

2通過在電路中增加觸發器。由于觸發器在時鐘到達時才輸入數據，而毛刺、噪聲和沿抖動如果不影響時鐘到達時的瞬時數值的讀取，則可以無差錯的去除毛刺、噪聲和沿抖動。但是同樣也存在另一種情形，即時鐘到達時恰好采集到毛刺或噪聲信號，從而將其當作有用的輸入信號進行處理。該電路是否去除毛刺、噪聲和沿抖動不能為電路所控制，是一種隨機的過程，并不能保證毛刺、噪聲和沿抖動的完全去除。

3根據電路完成的功能在電路當中增加邏輯門。這一做法能夠根據實際的需要設計不同的電路，設計的好壞直接影響到毛刺、噪聲和沿抖動的去除效果，因此受到人為因素的影響很大；同時，這一做法針對于不同的電路，需要進行不同的設計，占用了大量的時間和資源，延長了產品的開發周期。

基于這樣的應用，提供一種實現電路簡單、穩定性高、實用性強、能夠獨立使用的信號清潔電路，能同時應用于集成電路和分立元件電路的各種場合，是電路設計，特別是數字電路設計的迫切需要。

發明內容

本發明的目的是為了解決上述問題，提供一種實現電路簡單可靠、實用性強的信號清潔電路。

本發明是通過如下的技術方案來實現的：

一種信號清潔電路，基本結構包括：

延時處理單元，輸入端連接電路輸入端IN，輸出端連接“與邏輯”實現單元的輸入端B；“與邏輯”實現單元，有兩個輸入端和一個輸出端，輸入端A連接電路輸入端，輸入端B連接延時處理單元的輸出端，其輸出端即為信號清潔電路輸出端OUT。

所述信號清潔基本電路中的延時處理單元，可以用多種方法實現，包括但不限于以下方法中的一種，或者幾種方法的任意組合：

由邏輯門組成的門延時電路，例如偶數個非門串聯；

由一個或數個驅動門形成的門延時電路；

由電阻和/或電容、電感形成RC、RLC等延時網絡；

由一個或數個串聯時序邏輯電路組成的延時可控處理單元，精確控制通路上的時延，如鎖存器、觸發器、延遲鎖相環等。

所述信號清潔基本電路中“與邏輯”實現單元，可以用多種方法實現，包括但不限于以下方法中的一種，或者幾種方法的任意組合；

邏輯門組合，如與門，或者與非門-非門，或者其他根據德摩根律及其他數字邏輯定律和與邏輯等同的電路實現方式；

線與方式的電路組合。

上述信號清潔基本電路中的延時處理單元和“與邏輯”實現單元，可以采用分立元件予以實現，也可以采用集成電路方式予以實現。

在以上基本電路的基礎上，通過不同的改進或增加，可以構成更為完善的改進型信號清潔電路：

通過增加延時處理單元，由多個延時處理單元串聯構成的第一改進型信號清潔電路，使得延時增加，提高對毛刺、噪聲和沿抖動去除的穩定性。

通過多個該電路基本結構的級聯構成的第二改進型信號清潔電路，增加延時和相與的次數，進一步提高對毛刺、噪聲和沿抖動去除的穩定性。

通過改進或增加對稱的交叉連接并行結構電路構成第三信號清潔電路，能夠使位于輸入信號的上升沿和/或下降沿的抖動得到很好的消除，具體的實現電路可以為任意一種方式，或者幾種方式的任意組合，包括串聯、并聯、串聯和并聯結合的混合連接等：