[發明專利]用于SOC的可編程通信控制器及其編程模型

無效

• 申請號: 200710036275.0
• 申請日: 2007-01-09
• 公開（公告）號: CN101221541A
• 公開（公告）日: 2008-07-16
• 發明（設計）人: 邊立劍;張立軍
• 申請（專利權）人: 張立軍
• 主分類號: G06F13/28
• 分類號: G06F13/28;G06F15/78
• 代理公司: 上海浦一知識產權代理有限公司
• 代理人: 丁紀鐵

技術領域

本發明涉及一種超大規模數字集成電路(VLSI)，特別是涉及一種在超大規模數字芯片中適用于SOC(system?on?a?chip芯片上的系統)設計集成的可編程通信控制器。本發明還涉及該可編程通信控制器的編程模型。

背景技術

目前國內在這一領域沒有類似專利。國外這一領域的專利多專注于特定通信協議或算法的特定實現(高速實現，低功耗實現等)。這些專利的特點是專用性強、速度快，但一種硬件結構只能用于某種特定通信協議(如UART，SPI，I2C等)，適合用于實時性要求非常強的情況。

現有的大多數SOC芯片的實現均采用了一個硬件IP(硬件知識產權模塊)實現一種通信協議的架構，這樣實際上導致芯片面積增大，功耗增大。而且值得注意的是，這些IP大多從不同的第三方IP供應商購買而來，而這些供應商為了商業目的，會將這些IP的性能目標定在業界所知的最高性能。而目前大多數應用場合都不需要如此高速的實現，需要的是中等或更低速度，更加靈活(可配置)和更加經濟(節省硅片面積)的實現。

發明內容

本發明要解決的技術問題是提供一種用于SOC的可編程通信控制器它更加靈活、經濟，能以中等速度實現大多數已知通信協議，并可以滿足大多數SOC芯片設計的要求；為此，本發明還要提供一種該可編程通信控制器的編程模型。

為解決上述技術問題，本發明的用于SOC的可編程通信控制器包括通用總線接口和配置寄存器，其與通用CPU(中央處理器)總線相連接，該通用總線接口接收來自通用CPU總線的讀寫命令，對其進行解釋并讀寫相應的配置寄存器；

中央控制模塊，用于控制所述通用總線接口接收來自通用CPU總線的讀寫命令，讀寫配置寄存器并觸發相應的所述可編程通信控制器動作的開始、執行和結束；

32位細粒度算術單元，執行微碼當中的通用指令，并且同時執行4個8位運算、2個16位運算或1個32位運算；

固定比特移位器，執行微碼當中的1位、2位、4位或8位的左移、右移和旋轉指令；

GPIO(通用輸入輸出)處理器，管理64個邏輯輸入輸出，每個邏輯輸入輸出控制一組硬件管腳，控制其同時進行相同的動作；

32位分支跳轉器，將特定的通信序列與某個邏輯輸入的邊沿觸發事件或組合觸發事件相聯接，在該事件發生時自動跳轉并執行預定義的通信序列；

內部總線，32比特，進行所述可編程通信控制器的內部信息傳輸，包括數據輸入總線32位、數據輸出總線32位、數據地址總線16位、代碼輸出總線32位、代碼地址總線16位，控制信號包括CS(片選)、RW(讀寫)和SEL(數據粒度)；

數據緩沖器，作為外部系統內存和所述可編程通信控制器之間的緩沖；

微碼緩沖器，作為外部系統內存和所述可編程通信控制器之間的代碼緩沖(Buffer)和代碼暫存(Cache)；

寄存器文件，進行數據的暫存和快速的存取；

DMA(直接存貯器訪問)控制器，連接第二通用CPU總線，在所述中央控制模塊的控制下進行數據處理。

實現所述的用于SOC的可編程通信控制器的編程模型是：

命令寄存器：寄存器地址0；寄存器性質，只寫，寫入可編程通信控制器命令；該命令包括：開始，即開始執行配置的算子；終止，即終止正在執行的算子；查詢，即查詢正在執行算子的狀態，并反映至狀態寄存器；

狀態寄存器：寄存器地址0；寄存器性質，只讀，反映可編程通信控制器狀態，包括運行狀態、出錯狀態；

中斷狀態寄存器：寄存器地址4；寄存器性質，讀寫，反映可編程通信控制器中斷狀態，寫入1則清除相應中斷比特；

中斷使能寄存器：寄存器地址8；寄存器性質，讀寫，比特為1則屏蔽相應中斷；

代碼寄存器：寄存器地址12；寄存器性質，讀寫，存儲輸入微碼塊首地址的物理地址，DMA控制器從這里取微碼；

輸入寄存器A：寄存器地址16；寄存器性質，讀寫，存儲輸入數據A的物理地址，DMA控制器會從這里取數據；

輸入寄存器B：寄存器地址20；寄存器性質，讀寫，存儲輸入數據B的物理地址，DMA控制器從這里取數據；

輸出寄存器：寄存器地址24；寄存器性質，讀寫，存儲輸出數據的物理地址，DMA控制器往這里寫數據；

序列狀態寄存器：寄存器地址24；寄存器性質，只讀，反映當前通信序列執行狀態；

上述寄存器均為32位。