[發明專利]用于SOC的可編程通信控制器及其編程模型

無效

• 申請號: 200710036275.0
• 申請日: 2007-01-09
• 公開（公告）號: CN101221541A
• 公開（公告）日: 2008-07-16
• 發明（設計）人: 邊立劍;張立軍
• 申請（專利權）人: 張立軍
• 主分類號: G06F13/28
• 分類號: G06F13/28;G06F15/78
• 代理公司: 上海浦一知識產權代理有限公司
• 代理人: 丁紀鐵

1.一種用于SOC的可編程通信控制器，其特征在于：包括通用總線接口和配置寄存器，其與通用CPU總線相連接，該通用總線接口接收來自通用CPU總線的讀寫命令，對其進行解釋并讀寫相應的配置寄存器；

中央控制模塊，用于控制所述通用總線接口接收來自通用CPU總線的讀寫命令、讀寫配置寄存器并觸發相應的所述可編程通信控制器動作的開始，執行和結束；

32位細粒度算術單元，執行微碼當中的通用指令，并且同時執行4個8位運算、2個16位運算或1個32位運算；

固定比特移位器，執行微碼當中的1位、2位、4位或8位的左移，右移和旋轉指令；

GPIO處理器，管理64個邏輯輸入輸出，每個邏輯輸入輸出控制一組硬件管腳，控制其同時進行相同的動作；

32位分支跳轉器，將特定的通信序列與某個邏輯輸入的邊沿觸發事件或組合觸發事件相聯接，在該事件發生時自動跳轉并執行預定義的通信序列；

內部總線，32比特，進行所述可編程通信控制器的內部信息傳輸，包括數據輸入總線32位、數據輸出總線32位、數據地址總線16位、代碼輸出總線32位、代碼地址總線16位，控制信號包括CS、RW和SEL；

數據緩沖器，作為外部系統內存和所述可編程通信控制器之間的緩沖；

微碼緩沖器，作為外部系統內存和所述可編程通信控制器之間的代碼緩沖和代碼暫存；

寄存器文件，進行數據的暫存和快速的存取；

DMA控制器，連接第二通用CPU總線，在所述中央控制模塊的控制下進行數據處理。

2.如權利要求1所述的用于SOC的可編程通信控制器，其特征在于：所述配置寄存器包括數據寄存器、狀態寄存器和命令寄存器，其中，數據寄存器存儲各種參數，狀態寄存器反映所述的可編程通信控制器當前狀態，命令寄存器的讀寫則觸發所述的可編程通信控制器相應的動作。

3.如權利要求1所述的用于SOC的可編程通信控制器，其特征在于：所述的中央控制模塊的控制過程如下：所述中央控制模塊收到開始命令后，開始執行該命令指定的特定通信協議的通信序列；如已有通信序列在執行中，則不予執行并返回出錯代碼，系統CPU可通過狀態寄存器讀取出錯代碼；中央控制模塊控制DMA控制器從系統內存讀取微碼和數據進入微碼和數據緩沖器；中央控制模塊控制各種執行模塊執行微碼數據緩沖器中的代碼；通信序列執行時，中央控制模塊控制DMA控制器將中間結果寫入系統內存；通信序列執行完畢后，中央控制模塊控制DMA控制器將最終結果寫入系統內存，并觸發中斷通知系統CPU。

4.如權利要求1所述的用于SOC的可編程通信控制器，其特征在于：所述GPIO處理器管理的邏輯輸入包括數據信號、電平控制信號、邊沿控制信號，其中，電平控制信號和邊沿控制信號加以組合產生新的信令邏輯；邏輯輸出包括數據信號、電平控制信號、邊沿控制信號，其中，電平控制信號，邊沿控制信號加以組合產生新的信令邏輯。

5.如權利要求1所述的用于SOC的可編程通信控制器，其特征在于：所述數據緩沖器由4塊32位SRAM和緩沖器控制邏輯所組成，具有兩個讀口，一個寫口，同時進行數據的讀寫。

6.如權利要求1所述的用于SOC的可編程通信控制器，其特征在于：所述微碼緩沖器由4塊32位SRAM和緩沖器控制邏輯所組成；具有一個讀口，一個寫口，同時進行代碼的讀寫。

7.如權利要求1所述的用于SOC的可編程通信控制器，其特征在于：所述的寄存器文件由A、B兩個寄存器堆組成，每個寄存器堆由4個32比特的寄存器組成。

8.如權利要求1所述的用于SOC的可編程通信控制器，其特征在于：所述DMA控制器在中央控制模塊的控制下執行以下操作：數據從外部內存載入到內部數據緩存；數據寫出到外部內存；數據自動刷新到外部內存；代碼從外部內存載入到內部代碼緩存；數據/代碼傳輸完畢后，通過中斷通知系統CPU或通知中央控制模塊。

9.如權利要求1所述的用于SOC的可編程通信控制器，其特征在于：所述的配置寄存器、32位細粒度算術單元、固定比特移位器、GPIO處理器、32位分支跳轉器、內部總線、數據緩沖器、微碼緩沖器、寄存器文件、DMA控制器、第二通用CPU總線，在空閑狀態時均可被中央控制模塊設置于省電模式。

10.一種實現權利要求1所述的用于SOC的可編程通信控制器的編程模型，其特征在于：

命令寄存器：寄存器地址0；寄存器性質，只寫，寫入可編程通信控制器命令；該命令包括：開始，即開始執行配置的算子；終止，即終止正在執行的算子；查詢，即查詢正在執行算子的狀態，并反映至狀態寄存器；

狀態寄存器：寄存器地址0；寄存器性質，只讀，反映可編程通信控制器狀態，包括運行狀態、出錯狀態；

中斷狀態寄存器：寄存器地址4；寄存器性質，讀寫，反映可編程通信控制器中斷狀態，寫入1則清除相應中斷比特；

中斷使能寄存器：寄存器地址8；寄存器性質，讀寫，比特為1則屏蔽相應中斷；

代碼寄存器：寄存器地址12；寄存器性質，讀寫，存儲輸入微碼塊首地址的物理地址，DMA控制器從這里取微碼；

輸入寄存器A：寄存器地址16；寄存器性質，讀寫，存儲輸入數據A的物理地址，DMA控制器會從這里取數據；

輸入寄存器B：寄存器地址20；寄存器性質，讀寫，存儲輸入數據B的物理地址，DMA控制器從這里取數據；

輸出寄存器：寄存器地址24；寄存器性質，讀寫，存儲輸出數據的物理地址，DMA控制器往這里寫數據；

序列狀態寄存器：寄存器地址24；寄存器性質，只讀，反映當前通信序列執行狀態；

上述寄存器均為32位。