[發明專利]可進行信號擺率修正的LVDS驅動電路

無效

• 申請號: 200710035328.7
• 申請日: 2007-07-10
• 公開（公告）號: CN101087139A
• 公開（公告）日: 2007-12-12
• 發明（設計）人: 楊學軍;王建軍;李少青;張民選;陳吉華;趙振宇;陳怒興;馬劍武;鄒金安;何小威;歐陽干;王洪海;劉征;唐世民;王東林
• 申請（專利權）人: 中國人民解放軍國防科學技術大學
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 湖南兆弘專利事務所
• 代理人: 趙洪

1、一種可進行信號擺率修正的低電壓差分信號驅動電路，其特征在于：它包括由第五晶體管(M7)和第六晶體管(M8)組成的鏡像電流源、由第一CMOS晶體管(M1)和第二CMOS晶體管(M2)組成的控制單元以及互補電流開關單元，控制單元用來接收由共模反饋電路反饋回來的信號控制鏡像電流源和互補電流開關單元的工作以及控制輸出情況，所述互補電流開關單元包括第一晶體管(M3)、第二晶體管(M4)、第三晶體管(M5)、第四晶體管(M6)以及第一PMOS晶體管(M9)、第二PMOS晶體管(M10)、第三PMOS晶體管(M11)和第四PMOS晶體管(M12)，第一晶體管(M3)、第四晶體管(M6)的柵極相連并與正的輸入端VinP相連，第二晶體管(M4)和第三晶體管(M5)相連并與負的輸入端VinN相連，第一PMOS晶體管(M9)和第四PMOS晶體管(M12)的柵極相連并與VinN相連，第二PMOS晶體管(M10)和第三PMOS晶體管(M11)的柵極相連并與VinP相連；所述第一晶體管(M3)、第二晶體管(M4)、第三晶體管(M5)、第四晶體管(M6)為NMOS管或者PMOS管。