[發明專利]可進行信號擺率修正的LVDS驅動電路

無效

• 申請號: 200710035328.7
• 申請日: 2007-07-10
• 公開（公告）號: CN101087139A
• 公開（公告）日: 2007-12-12
• 發明（設計）人: 楊學軍;王建軍;李少青;張民選;陳吉華;趙振宇;陳怒興;馬劍武;鄒金安;何小威;歐陽干;王洪海;劉征;唐世民;王東林
• 申請（專利權）人: 中國人民解放軍國防科學技術大學
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 湖南兆弘專利事務所
• 代理人: 趙洪

技術領域

本發明主要涉及到由CMOS晶體管構成的驅動電路領域，特指一種可進行信號擺率修正的低電壓差分信號驅動電路。

背景技術

現代社會信息交流量越來越大。如網絡、通信、科學計算等均需要大量的數據進行傳輸，由于高速串行數據傳輸系統采用了源同步數據傳輸方式，而并行傳輸則因為高頻下時鐘抖動和偏斜所帶來的設計挑戰，阻礙了并行傳輸頻率的進一步提高。所以兩者相比，高速串行數據傳輸系統更適合于現代信息系統的需要。在各種串行接口中使用非常普遍的高速串行接口是LVDS(Low?Voltage?Differential?Signaling)，即低電壓差分信號接口。

LVDS(低電壓差分信號)是一個用于高速信號傳輸的國際通用接口標準，它同時具有高速度、低噪聲、低功耗和低成本的突出優點。由于LVDS的眾多優點，所以被廣泛應用于當前高速串行傳輸系統中。

傳統LVDS輸出接口驅動電路如圖1所示.NMOS晶體管M7和M8構成鏡像電流源，而CMOS晶體管M1和M2則用來接收由共模反饋電路反饋回來的信號控制鏡像電流源和電流開關電路的工作，并進而控制輸出情況，M3、M4、M5、M6構成電流開關電路，其中，M3、M6的柵極相連并與正的輸入端VinP相連，而M4、M5相連并與負的輸入端VinN相連。該電路中的電流開關電路可以如圖1一樣用NMOS構成，也可以由PMOS管構成。

由這種傳統電流開關結構構成的LVDS驅動器由于輸出信號的負半周和正半周分別由輸入信號的正、負端控制，即當輸出信號outn處于正半周時，是由于輸入信號的正端VinN使M4導通而致，而當輸出信號outn處于負半周時，是由于輸入信號的負端VinP使M6導通而致；對于輸出信號outp的情況也是同樣道理。這樣，由于VinN和VinP在電路工作過程中的不完全對稱使得該電路存在著上升、下降擺率不一致的問題。

發明內容

本發明要解決的問題就在于：針對現有技術存在的技術問題，本發明提供一種能夠使LVDS輸出信號上升、下降擺率保持一致、從而提高驅動電路整體性能的可進行信號擺率修正的低電壓差分信號驅動電路。

為解決上述技術問題，本發明提出的解決方案為：一種可進行信號擺率修正的低電壓差分信號驅動電路，其特征在于：它包括由第五晶體管M7和第六晶體管M8組成的鏡像電流源、由第一CMOS晶體管M1和第二CMOS晶體管M2組成的控制單元以及互補電流開關單元；控制單元用來接收由共模反饋電路反饋回來的信號控制鏡像電流源和互補電流開關單元的工作以及控制輸出情況；所述互補電流開關單元包括第一晶體管M3、第二晶體管M4、第三晶體管M5、第四晶體管M6以及第一PMOS晶體管M9、第二PMOS晶體管M10、第三PMOS晶體管M11和第四PMOS晶體管M12，第一晶體管M3、第四晶體管M6的柵極相連并與正的輸入端VinP相連，第二晶體管M4和第三晶體管M5相連并與負的輸入端VinN相連，第一PMOS晶體管M9和第四PMOS晶體管M12的柵極相連并與VinN相連，第二PMOS晶體管M10和第三PMOS晶體管M11的柵極相連并與VinP相連，此外，第一晶體管M3漏極和第一PMOS晶體管M9的漏極相連，其源極也連接在一起，這樣，M3和M9便構成了互補的電流開關結構，同理，M4和M10，M5和M11，M6和M12也都連接成互補電流開關的形式。

與現有技術相比，本發明的優點就在于：1、結構簡單。本發明只是在原有技術的基礎上增加了四個晶體管，所以，本發明的結構仍然是相當簡單。2、性能優良。本發明在原有的NMOS電流開關結構或者PMOS電流開關結構的基礎上，結合兩者的特點使用互補電流開關使得信號擺率的對稱性大幅提高。3、使用方便。本發明的電路結構簡單，可移植性強，凡是對電流開關的輸出信號擺率要求比較高的場合均可應用。

附圖說明

圖1是采用傳統電流開關的LVDS驅動器結構示意圖；

圖2是本發明中LVDS驅動器框架結構示意圖；

圖3是本發明中采用互補電流開關的LVDS驅動器電路示意圖；

圖4是采用互補電流開關的LVDS驅動器電路和傳統電流開關的LVDS驅動器結構的模擬波形對比示意圖。

具體實施方式

以下將結合附圖和具體實施例對本發明做進一步詳細說明。

如圖2和圖3所示，本發明的可進行信號擺率修正的低電壓差分信號驅動電路包括由第五晶體管M7和第六晶體管M8組成的鏡像電流源、由第一CMOS晶體管M1和第二CMOS晶體管M2組成的控制單元以及互補電流開關單元，控制單元用來接收由共模反饋電路反饋回來的信號控制鏡像電流源和互補電流開關單元的工作以及控制輸出情況，互補電流開關單元包括第一晶體管M3、第二晶體管M4、第三晶體管M5、第四晶體管M6以及第一PMOS晶體管M9、第二PMOS晶體管M10、第三PMOS晶體管M11和第四PMOS晶體管M12；其中，第一晶體管M3、第四晶體管M6的柵極相連并與正的輸入端VinP相連，而第二晶體管M4和第三晶體管M5相連并與負的輸入端VinN相連，第一PMOS晶體管M9和第四PMOS晶體管M12的柵極相連并與VinN相連，第二PMOS晶體管M10和第三PMOS晶體管M11的柵極相連并與VinP相連。上述第一晶體管M3、第二晶體管M4、第三晶體管M5、第四晶體管M6需要采用NMOS管。由于這樣的連接關系，使得VinN和VinP總是連著一對互補電流開關的兩個輸入端，并且對于輸出信號而言，不論其處于正半周還是負半周，總是由VinN和VinP同時控制互補電流開關的導通狀態的，也就是說，由始至終，VinN和VinP都是同時工作的，所以，本發明中的電路結構避免了由VinN和VinP分別控制輸出信號正、負半周而帶了的輸出信號上升、下降擺率不一致的問題。如圖4所示，將本發明和傳統電流開關的LVDS驅動器結構的模擬波形進行對比，采用傳統電流開關的LVDS驅動器結構的模擬波形中上升和下降的擺率之比為0.24：0.17，即約為3：2，而采用互補電流開關的LVDS驅動器結構的模擬波形中上升和下降的擺率之比為0.20：0.21，可以看成此時的上升和下降擺率基本一致。