[發明專利]一種改進的柵源跟隨采樣開關設計方法及其開關電路

無效

• 申請號: 200710025686.X
• 申請日: 2007-08-14
• 公開（公告）號: CN101110585A
• 公開（公告）日: 2008-01-23
• 發明（設計）人: 吳建輝;潘開陽;王沛;龍善麗;杜振場;李紅;張萌;茆邦琴
• 申請（專利權）人: 東南大學
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 南京經緯專利商標代理有限公司
• 代理人: 奚幼堅

技術領域

本發明涉及利用柵源跟隨技術的采樣開關，特別是用于采樣保持電路的一種改進的柵源跟隨采樣開關設計方法及其開關電路，屬于開關電容電路設計的技術領域。

背景技術

在采樣保持電路中，采樣開關(采用MOS管)的性能決定了信號的采樣精度和輸入帶寬。MOS管開關導通時的導通電阻與其柵源電壓有關，當輸入信號變化時，柵源電壓隨之變化，導通電阻的不穩定會引起信號的非線性失真。為了克服MOS開關導通電阻的非線性，常常采用柵源跟隨技術(Bootstrap)結構。但在圖1常規柵源跟隨技術開關中，當存儲在電容C3上的電荷對G點充電時，有一部分電荷將分配到該路徑的寄生電容上，降低了開關MN8的柵源提升電壓。提高C3的容值，可以提高采樣開關MN8的柵端和源端的電壓，但是更大的C3也加大了采樣保持器模擬輸入的視在電容，減小了采樣保持器的輸入帶寬。

發明內容

本發明的目的在于解決上述現有技術中存在的問題，提出了一種改進的柵源跟隨采樣開關設計方法及其開關電路，可有效降低采樣開關管柵極的寄生電容，從而提高采樣開關管的柵源提升電壓。

為解決上述技術問題，本發明是通過以下技術方案實現的：一種改進的柵源跟隨采樣開關設計方法，其特征在于，通過減少常規柵源跟隨開關中柵壓導通開關在采樣相時充電環路上的MOS管，降低了環路上的寄生電容，從而減少了分配到寄生電容上的電荷，提高了采樣開關管的柵源提升電壓，減小MOS開關的導通電阻。

按上述方法設計的開關電路，設有

(1)含兩個NMOS管和兩個電容構成的時鐘倍乘電路：兩個相同的NMOS管組成的交叉耦合對管的漏極接電源電壓，源極分別接一個電容的上極板，兩個電容的下極板分別接兩相非交疊時鐘，該兩相非交疊時鐘由時鐘信號及其經導相器輸出的信號構成，上述兩個電容之一的下極板接時鐘信號，此電容的上極板為時鐘倍乘電路的輸出端；另一個電容的下極板接導相器輸出端；

(2)含七個NMOS管、兩個PMOS管和一個電容構成的柵壓導通開關：七個NMOS管、兩個PMOS管分別按逆時針方向排序，第一個NMOS管的柵極接時鐘倍乘電路的輸出信號，第一個NMOS管漏極接電源電壓，源極接電容的上極板，電容的下極板接第二個NMOS管的漏極，其柵極接時鐘信號，源極接地；電容的上極板還接第一個PMOS管的源極，其柵極同時接第二個PMOS管、第三個NMOS管及第四個NMOS管漏極，第一個PMOS管的襯底與源極相連，第二個PMOS管和第三個NMOS管柵極接導相器的輸出端，第二個PMOS管源極接電源電壓，電容的下極板同時接第三個NMOS管、第四個NMOS管的源極以及第五個NMOS管的漏極，第一個PMOS管的漏極與第四個NMOS管、第五個NMOS管的柵極相連，第五個NMOS管的源極接采樣輸入信號，第一個PMOS管的漏極與第七個NMOS管的漏極相連，第七個NMOS管的柵極接電源電壓，源極接第六個NMOS管的漏極，第六個NMOS管的柵極接時鐘信號，源極接地；

(3)由一個NMOS管構成的柵源跟隨采樣開關，其柵極接柵壓導通開關中第五個NMOS管的柵極，源極與柵壓導通開關中第五個NMOS管的源極連接，為柵源跟隨采樣開關的輸入，漏極為柵源跟隨采樣開關的輸出；

其特征在于，其特征在于，用一個不大于1pF電容替代柵壓導通開關電路中的第三個NMOS管，該電容上極板接第二個PMOS管漏極，下極板接時鐘信號；在柵壓導通開關電路中增加一個PMOS管，其柵極接時鐘信號，源極接電源電壓，漏極接第七個NMOS管的源極。

本發明的優點及有益效果：本發明通過減少常規柵源跟隨技術(Bootstrap)開關中柵壓導通開關在采樣相時充電環路上的MOS管，降低了環路上的寄生電容，從而減少了分配到寄生電容上的電荷，有效地提高了采樣開關管的柵源提升電壓，減小MOS開關的導通電阻。

附圖說明

圖1是常規的柵源跟隨技術開關電路。

圖2是本發明的柵源跟隨技術開關電路。

圖3是常規Bootstrap開關柵壓仿真結果。

圖4是本發明Bootstrap開關柵壓仿真結果。

圖5是本發明Bootstrap開關的輸出頻譜。

具體實施方式

下面結合附圖與具體實施方式對本發明作進一步詳細描述。