[發明專利]轉印自組裝的虛擬圖案至基板的方法

無效

• 申請號: 200710005226.0
• 申請日: 2007-02-12
• 公開（公告）號: CN101187776A
• 公開（公告）日: 2008-05-28
• 發明（設計）人: 文載寅
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: G03F1/00
• 分類號: G03F1/00;G03F7/20;G03F7/00;G06F17/50
• 代理公司: 北京市柳沈律師事務所
• 代理人: 陶鳳波

1.一種轉印圖案至基板的方法，包含：

設計將被轉印至所述基板的電路布圖；

得到所述電路布圖的逆布圖；

縮小所述逆布圖的尺寸，由此得到縮小布圖；

得到虛擬圖案布圖，其中所述虛擬圖案布圖具有對應于所述縮小布圖外形的外形并具有給定線寬使得所述虛擬圖案布圖自組裝至所述電路布圖；以及

組合所述虛擬圖案布圖與所述電路布圖。

2.如權利要求1所述的方法，還包括：

轉印所述電路布圖至所述基板。

3.如權利要求1所述的方法，還包括：

轉印所述組合的布圖至所述基板。

4.如權利要求1所述的方法，其中所述電路布圖設計為存儲器的金屬線的布圖，其中所述基板為半導體基板。

5.如權利要求1所述的方法，其中所述電路布圖設計為構成閃存裝置的頁面緩沖電路的位線的布圖。

6.如權利要求1所述的方法，其中所述電路布圖設計為用于線連接結構的連接接觸的配置布圖。

7.如權利要求1所述的方法，還包括：

將所述逆布圖縮小一縮小寬度，該縮小寬度大于所述縮小布圖的縮小寬度，由此得到第二縮小布圖；

得到第二虛擬圖案布圖，其中所述虛擬圖案布圖具有對應于所述第二縮小布圖外形的外形并具有給定線寬使得所述第二虛擬圖案布圖比所述第一虛擬圖案與所述電路布圖分隔得更遠；以及

組合所述第二虛擬圖案布圖與所述電路布圖。

8.如權利要求1所述的方法，還包括：

轉印所述組合的布圖至光掩模基板，由此形成光掩模；以及

使用所述光掩模執行曝光工藝，由此轉印所述組合的布圖至基板。

9.如權利要求8所述的方法，其中在包含對稱照明或非對稱照明的曝光條件下執行所述曝光工藝。

10.如權利要求8所述的方法，其中所述光掩模包含二元掩模或相移掩模。

11.一種轉印圖案至基板的方法，包含：

設計具有電路圖案的電路布圖，所述電路圖案定義一開放區；

得到所述電路布圖的逆布圖；

將所述逆布圖縮小第一縮小寬度，由此得到第一縮小布圖；

將所述第一縮小布圖縮小第二縮小寬度，由此得到第二縮小布圖；

從所述第一縮小布圖扣除所述第二縮小布圖，由此得到自組裝虛擬圖案布圖；

組合所述虛擬圖案布圖與所述電路布圖，所述虛擬圖案布圖定義于由所述電路圖案定義的開放區中；以及

轉印所述組合的布圖至基板。

12.如權利要求11所述的方法，其中所述組合布圖所轉印到的基板為半導體基板。

13.如權利要求11所述的方法，其中所述組合布圖所轉印到的基板為光掩模基板。

14.如權利要求11所述的方法，其中所述電路布圖設計為構成閃存裝置的頁面緩沖電路的位線的布圖。

15.如權利要求11所述的方法，還包括：

將所述第二縮小布圖縮小第三縮小寬度，由此得到第三縮小布圖；

將所述第三縮小布圖縮小第四縮小寬度，由此得到第四縮小布圖；

從所述第三縮小布圖扣除所述第四縮小布圖，由此得到第二虛擬圖案布圖；以及

組合所述第二虛擬圖案布圖與所述電路布圖。

16.如權利要求11所述的方法，還包含：

將所述逆布圖縮小一縮小寬度，該縮小寬度大于所述第二縮小寬度，由此得到第二縮小布圖；

得到第二虛擬圖案布圖，其具有對應所述第三縮小布圖外形的外形并具有給定線寬，使得所述第二虛擬圖案布圖比所述第一虛擬圖案與所述電路布圖分隔得更遠；以及

組合所述第二虛擬圖案布圖與所述電路布圖。