[發明專利]存儲裝置和減少測試針腳裝置及其測試方法有效
| 申請號: | 200710001923.9 | 申請日: | 2007-01-15 |
| 公開(公告)號: | CN101226777A | 公開(公告)日: | 2008-07-23 |
| 發明(設計)人: | 孔繁生 | 申請(專利權)人: | 華邦電子股份有限公司 |
| 主分類號: | G11C29/44 | 分類號: | G11C29/44 |
| 代理公司: | 北京三友知識產權代理有限公司 | 代理人: | 任默聞 |
| 地址: | 臺灣省新竹*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 存儲 裝置 減少 測試 針腳 及其 方法 | ||
技術領域
本發明有關于一種存儲裝置與測試方法,且特別是一種關于存儲芯片以及減少測試針腳的裝置與測試方法。
背景技術
因存儲芯片的規模與設計復雜度的增加以及需求不斷擴大,加快芯片測試速度以及準確度成為決定存儲芯片生產效能的關鍵。也因此促使在芯片測試技術上作改變,例如發展可測試性設計(Design?For?Testability,DFT)技術,意即在芯片設計階段增加線路設計,達到有效的縮減芯片測試時間、提高錯誤涵蓋率、增進產品品質與生產速度。此外,也可用內建自我測試器(Built-in?SelfTest,BIST),來降低芯片的測試時間。
存儲芯片具有多個存儲單元(cell,意指組成存儲器的最小單元)。在制造過程中部分的存儲單元可能會有缺陷,解決這些有缺陷存儲單元的方法是準備多余(redundancy)的存儲單元。當發現有缺陷存儲單元時,即用激光熔絲(laserfuse)利用多余的存儲單元來取代缺陷存儲單元,以保證存儲芯片的操作是正常的,且不至于有數據錯誤的疑慮。這階段稱之為高熔絲(Fuse)階段。在高熔絲階段進行之前找出存儲器中缺陷存儲單元的過程即稱為高熔絲前(Pre-fuse)測試階段。在高熔絲階段之后,需再次的驗證存儲芯片是否仍存在缺陷存儲單元,此段過程則稱為高熔絲后(Post-fuse)測試階段。
目前已發展出的存儲芯片的測試技術,例如一些技術是在高熔絲前測試階段時測試存儲芯片中的每一個存儲單元以找出缺陷存儲單元,進而進行高熔絲動作;在高熔絲后測試階段以I/O壓縮器或BIST等方式來檢驗此存儲芯片是否修復完成。這類技術的缺點為在高熔絲前測試階段需耗費較長的時間找出芯片中的缺陷存儲單元。此外,使用此類技術的測試機臺也需使用較多的測試針腳將測試數據輸入存儲芯片。另外一些技術在高熔絲前與高熔絲后,皆采用BIST來找出存儲芯片的缺陷存儲單元以及驗證是否有缺陷存儲單元。此類技術雖減少上述的費時以及過多的測試針腳問題,然而高效能(驗證快速且正確)的BIST占用芯片的面積較大且線路的布線過于復雜,使得芯片的制造成本過高。
發明內容
有鑒于此,本發明提出一種存儲裝置和減少測試針腳裝置及其測試方法,通過操作使用這些裝置來達成上述及其它目的。
本發明的實施例提出一種存儲裝置,所述存儲裝置包括一個待測存儲器、一個減少測試針腳(Reduce?Pin?Count,RPC)裝置以及一BIST。所述RPC裝置用于在高熔絲前(pre-fuse)測試階段找出待測存儲器的一個錯誤地址。所述RPC裝置包含有一解多任務器以及一驗證器。所述解多任務器控制所述待測存儲器的數個輸入端,用以輸入一測試數據。所述驗證器耦接所述待測存儲器的數個輸出端,用以驗證所述待測存儲器的一輸出結果。所述BIST用于在高熔絲后(post-fuse)測試階段,檢驗所述待測存儲器是否發生錯誤。
所述存儲裝置還包括一選擇器,用以選擇所述減少測試針腳裝置或所述自我測試器來檢測所述待測存儲器。
所述待測存儲器為動態隨機存取存儲器陣列、靜態隨機存取存儲器陣列、或閃存(Flash?Memory)陣列。
本發明的實施例還提出一種減少測試針腳裝置,所述減少測試針腳裝置包括一輸出驗證器以及一計數器。所述輸出驗證器用以接收一待測存儲器的數個輸出,并比對所述輸出是否相同,若相同則傳送一通過(pass)信號,若至少一相異則傳送一失敗(fail)信號。當所述輸出驗證器傳送所述失敗信號時,所述計數器輸出一錯誤指示信號,用以指出所述待測存儲器中帶有一錯誤數據的一輸出的所在位置。
所述錯誤指示信號為一錯誤單元位置時序圖。
所述輸出驗證器包含有:數個比較器,其中的每一比較器用以接收所述待測存儲器的所述輸出中的數個部分輸出,比對所述部分輸出是否相同,若相同則傳送一暫時通過信號,若至少一相異則傳送一暫時失敗信號;一輸出合并器,用以合并所述比較器傳送的暫時信號,以判斷所述比較器是否全部輸出暫時通過信號。
所述比較器由至少一邏輯門組成。
所述輸出合并器由數個邏輯門組成。
本發明的實施例再提出一種減少測試針腳的測試方法。所述測試方法包括:先驗證一個待測存儲器的數個輸出是否完全相同,若相同則傳送一個通過(pass)信號,若至少一個相異則傳送一個失敗(fail)信號。當接收失敗信號時,則輸出一個錯誤指示信號,用以指出待測存儲器中帶有錯誤數據的一個輸出的所在位置。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于華邦電子股份有限公司,未經華邦電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710001923.9/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:可雙動抽拉延伸桌面的雙層式滑軌
- 下一篇:金屬箔測厚儀的測量探頭





