[發明專利]芯片測試機構的測試方法及其裝置

有效

• 申請號: 200710001179.2
• 申請日: 2007-01-19
• 公開（公告）號: CN101226233A
• 公開（公告）日: 2008-07-23
• 發明（設計）人: 楊偉源;陳世坤;黃國真
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G01R35/00
• 分類號: G01R35/00;G01R31/02;G01R31/00;G01R31/28;G01R31/317
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 周國城

技術領域

本發明涉及一種芯片測試機構的測試方法及其裝置，且特別是有關于一種可同時檢測多個芯片測試機構接腳的測試方法及其機構。

背景技術

芯片測試機構，廣泛地應用在集成電路芯片的各種測試場合，用以輔助測試集成電路芯片的各腳位功能是否正常。

舉例來說，假設所欲測試的芯片是6個接腳，如圖1所示。圖1為6接腳芯片的俯視圖。因此，一般典型的芯片測試機構的側視剖面圖，如圖2所示。請參照圖2，其包括絕緣測試座110(即一般所謂的socket)、金屬對位件120與芯片壓制金屬塊130，且絕緣測試座110被接腳(如140所示)所貫穿。由于絕緣測試座110是為了測試6接腳芯片，因此共有6個接腳140貫穿絕緣測試座110，且如圖2所示般地成對貫穿絕緣測試座110。當芯片放置在區域150中的時候，使用者就可以將芯片壓制金屬塊130朝方向160壓制芯片，以進行芯片接腳的測試。

然而，若是絕緣測試座110的接腳140有所損壞，例如接觸不良或是阻抗太大，進而影響芯片接腳的檢測時，就必須利用電表來檢測接腳140，以汰換不良的接腳140，或是干脆更新絕緣測試座110(包含所有接腳140)。若是采取后者，為了確保芯片接腳檢測結果的可信賴度，最終還是必須以電表來一一檢測接腳140，以確認各接腳140是否完好，然后才能繼續檢測芯片接腳。

因此，若是絕緣測試座110的接腳140有所損壞，往往因為必須利用電表來進行檢測，而使得修復的工作顯得耗時費工。以另一觀點來說，此種型式的芯片測試機構檢測方式，對于分秒必爭的科技業而言，也必須付出額外的時間成本，而絕緣測試座110的接腳140越多，所付出的時間成本也相對增加。故如何有效率地對芯片測試機構進行檢測，以減少時間成本，是各家業者急需解決的問題。

發明內容

本發明的目的就是提供一種芯片測試機構的測試方法及其裝置，其可同時檢測多個芯片測試機構接腳，提高檢測的效率。

本發明的再一目的是提供一種芯片測試機構的測試方法及其裝置，其可使維修人員易于維修。

本發明的又一目的是提供一種芯片測試機構的測試方法及其裝置，其可使維修人員易于檢視維修后的品質。

基于上述及其它目的，本發明提出一種芯片測試機構的測試裝置。其中芯片測試機構具有絕緣測試座與芯片壓制金屬塊。絕緣測試座被至少一接腳貫穿，此接腳具有第一端部與第二端部，且絕緣測試座曝露出第一端部與第二端部。芯片壓制金屬塊具有至少一壓制部，此壓制部適于電性連接第一端部。此芯片測試機構的測試裝置包括電源供應單元與至少一發光元件。電源供應單元用以供應電源電壓，而此發光元件用以電性連接于電源電壓與第二端部之間，當壓制部電性連接第一端部且芯片壓制金屬塊電性連接至共同電位時，發光元件發光。

基于上述及其它目的，本發明提出一種芯片測試機構的測試方法。其中芯片測試機構具有絕緣測試座與芯片壓制金屬塊。絕緣測試座被至少一接腳貫穿，此接腳具有第一端部與第二端部，且絕緣測試座曝露出第一端部與第二端部。芯片壓制金屬塊具有至少一壓制部，此壓制部適于電性連接第一端部。此芯片測試機構的測試方法包括將芯片壓制金屬塊電性連接至共同電位，然后供應一電源電壓，接著再將至少一發光元件電性連接于電源電壓與第二端部之間，使得當壓制部電性連接第一端部時，發光元件能發光。

依照本發明較佳實施例所述的芯片測試機構的測試方法及其裝置，上述的發光元件以發光二極管(light?emitting?diode，簡稱LED)來實施，且發光二極管的陽極電性連接電源電壓，而陰極電性連接上述的第二端部。

本發明因將芯片壓制金屬塊電性連接至共同電位，然后供應一電源電壓，接著再將至少一發光元件電性連接于電源電壓與各自對應的接腳的第二端部之間，使得當芯片壓制金屬塊的壓制部電性連接于上述發光元件的對應接腳的第一端部時，該對應的發光元件能發光。故本發明可同時檢測多個芯片測試機構接腳，進而提高檢測的效率。以其它觀點而言，本發明還可使維修人員易于維修，亦使得維修人員易于檢視維修后的品質，同時還可降低業者的時間成本。

為讓本發明的上述和其它目的、特征和優點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下。

附圖說明

圖1為6接腳芯片的俯視圖；

圖2為芯片測試機構的側視剖面圖；

圖3為依照本發明一較佳實施例的測試裝置的耦接示意圖；

圖4為依照本發明一較佳實施例的測試方法的流程圖；

圖5為圖3的接腳損壞示意圖。

【主要元件符號說明】