[發明專利]半導體封裝結構及其制造方法

有效

• 申請號: 200710001111.4
• 申請日: 2007-01-16
• 公開（公告）號: CN101060088A
• 公開（公告）日: 2007-10-24
• 發明（設計）人: 盧思維;趙智杰;郭祖寬;鄒覺倫;張國欽
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/60;H01L23/488;H01L23/498
• 代理公司: 北京林達劉知識產權代理事務所
• 代理人: 劉新宇

1.一種半導體封裝的制造方法，其特征在于，該半導體封裝的制造方法包括：

提供一封裝基板，該封裝基板包括一基底材料；

形成一內連線結構于該封裝基板中，其中該內連線結構包括多個深插塞于該內連線結構的底部；

連接至少一晶片至該封裝基板的一第一表面；

自相對于該第一表面的一第二表面薄化該封裝基板，其中至少一部分的該基底材料被移除；以及

于薄化該封裝基板之后，連接多個球柵陣列球至暴露于該封裝基板的該第二表面上的所述深插塞。

2.根據權利要求1所述的半導體封裝的制造方法，其特征在于，于薄化該封裝基板之前，該封裝基板是一晶圓的形式。

3.根據權利要求1所述的半導體封裝的制造方法，其特征在于，該基底材料包括硅。

4.根據權利要求1所述的半導體封裝的制造方法，其特征在于，形成該內連線結構的步驟包括：

形成一介電層于該基底材料上；

形成所述深插塞于該介電層內，其中所述深插塞自該介電層的上表面延伸至該介電層的下表面；

形成多個額外的介電層于該介電層上；

形成多個金屬化層及多個插塞于所述額外的介電層內，其中所述金屬化層與所述插塞內連線且連接至所述深插塞；以及

形成多個連接墊電性連接所述金屬化層，其中所述連接墊與該晶片電性連接。

5.根據權利要求1所述的半導體封裝的制造方法，其特征在于，連接該晶片至該封裝基板的該第一表面的步驟包括覆晶接合。

6.根據權利要求1所述的半導體封裝的制造方法，其特征在于，連接該晶片至該封裝基板的該第一表面的步驟包括焊線接合。

7.根據權利要求1所述的半導體封裝的制造方法，其特征在于，更包括沿著多個切割道于該封裝基板的該第一表面切出多個溝槽，其中所述溝槽的深度小于該封裝基板的厚度，且所述溝槽的深度大于該內連線結構的厚度。

8.根據權利要求1所述的半導體封裝的制造方法，其特征在于，更包括連接一加強環及一散熱片至該晶片。

9.一種半導體封裝的制造方法，其特征在于，該半導體封裝的制造方法包括：

提供一晶圓，該晶圓包括一基底材料，其中該晶圓包括以多個切割道定義的多個封裝基板；

形成一內連線結構于各封裝基板中，該步驟包括：

形成多個深插塞于該內連線結構的底部；

形成多個介電層于該深插塞上；

于所述介電層中形成多個金屬化層及連接至所述金屬化層的多個插塞，其中所述金屬化層及所述插塞連接至所述深插塞；以及

形成多個連接墊連接至所述金屬化層中的一頂部金屬化層；

連接一半導體晶片至所述連接墊，所述連接墊位于各封裝基板的一第一表面上；

于該晶圓的一第一表面沿著所述切割道切割所述封裝基板以形成多個溝槽，其中所述溝槽的深度小于所述封裝基板的厚度，且所述溝槽的深度大于該內連線結構的厚度；

設置一保護帶于該晶圓的該第一表面；

通過移除至少一部分的該基底材料并暴露所述深插塞，以自相對于該晶圓的該第一表面的一第二表面薄化該晶圓，其中所述封裝基板在薄化該晶圓后互相分離；

移除該保護帶；以及

連接多個球柵陣列球至所述封裝基板的所述深插塞。

10.根據權利要求9所述的半導體封裝的制造方法，其特征在于，薄化該晶圓的步驟是選自蝕刻、研磨及化學機械研磨的群組。

11.根據權利要求9所述的半導體封裝的制造方法，其特征在于，形成所述深插塞的步驟包括自該基底材料的上表面形成所述深插塞至該基底材料中，其中該基底材料是選自半導體材料或介電材料。

12.根據權利要求9所述的半導體封裝的制造方法，其特征在于，形成所述深插塞的步驟包括：

形成一介電層于該基底材料上；以及

形成所述深插塞，所述深插塞自該介電層的上表面延伸至該介電層的下表面。