[發明專利]FinFET中的分裂柵極存儲器單元有效
| 申請號: | 200680051905.5 | 申請日: | 2006-12-19 |
| 公開(公告)號: | CN101336481A | 公開(公告)日: | 2008-12-31 |
| 發明(設計)人: | 高里尚卡爾·L·真達洛雷;克雷格·T·斯維夫特 | 申請(專利權)人: | 飛思卡爾半導體公司 |
| 主分類號: | H01L29/76 | 分類號: | H01L29/76 |
| 代理公司: | 中原信達知識產權代理有限責任公司 | 代理人: | 陸錦華;穆德駿 |
| 地址: | 美國得*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | finfet 中的 分裂 柵極 存儲器 單元 | ||
技術領域
本發明通常涉及半導體器件,更具體地,涉及分裂柵存儲器器件。
背景技術
諸如非易失存儲器的某些類型的存儲器利用分裂柵極晶體管用于實現存儲器陣列的存儲器單元。具有分裂柵極配置的晶體管包括控制柵極和選擇柵極,用于控制存儲器單元的讀和寫操作。
理想的是一種改進的存儲器,其存儲器單元具有分裂柵極配置。
發明內容
本發明提供一種存儲器器件,包括:具有第一側壁和溝道區的第一半導體翼片,其中所述溝道區包括沿所述第一側壁的部分并且所述溝道區位于源區和漏區之間,其中載流子在所述溝道區中基本上水平行進;選擇柵極結構,包括與所述第一側壁的第一部分相鄰并且與沿所述第一側壁的所述溝道區的第一部分相鄰的部分;電荷存儲結構,具有與所述第一側壁的第二部分相鄰并且與沿所述第一側壁的所述溝道區的第二部分相鄰的第一部分;和控制柵極結構,具有與所述電荷存儲結構的所述第一部分相鄰的第一部分。
本發明提供一種存儲器器件,包括:第一半導體翼片,具有第一側壁和第二側壁、漏區、源區、所述源區和所述漏區之間的并且沿所述第一側壁的第一溝道、所述源區和所述漏區之間的并且沿所述第二側壁的第二溝道,載流子在所述第一溝道區和所述第二溝道區中基本上水平行進;柵極電介質,該柵極電介質沿著所述第一側壁的第一部分并且沿著所述第二側壁的第一部分;所述柵極電介質上的選擇柵極結構;第一存儲層,該第一存儲層沿著所述第一側壁的第二部分并且沿著所述第二側壁的第二部分;第一控制柵極結構,具有與沿所述第一側壁第二部分的所述第一存儲層相鄰的第一部分;和第二控制柵極結構,具有與沿所述第二側壁第二部分的所述第一存儲層相鄰的第一部分。
本發明提供一種制造半導體器件的方法,所述方法包括:在晶片上形成半導體翼片,所述半導體翼片具有第一側壁和與所述第一側壁相對的第二側壁;在包括所述半導體翼片的所述晶片上形成選擇柵極材料層;在包括所述半導體翼片的晶片上形成電荷存儲材料層;在包括所述半導體翼片的晶片上形成控制柵極材料層;形成選擇柵極結構,其中形成所述選擇柵極結構包括:對所述選擇柵極材料層構圖,其中所述選擇柵極結構包括與所述第一側壁的第一部分相鄰的第一部分;其中所述電荷存儲材料層包括與所述第一側壁的第二部分相鄰的部分;形成控制柵極結構,其中形成所述控制柵極結構包括:對所述控制柵極材料層構圖,所述控制柵極結構包括與所述第一側壁第二部分相鄰的所述電荷存儲材料層所述部分相鄰的第一部分;其中所述半導體翼片包括第一溝道區,所述第一溝道區包括沿所述第一側壁的部分,其中載流子在所述第一溝道區中基本上水平行進,其中沿所述第一側壁所述第一溝道區的第一部分位于與所述選擇柵極結構相鄰,其中沿所述第一側壁所述第一溝道區的第二部分位于與所述電荷存儲材料層的所述部分相鄰。
附圖說明
通過參考附圖,可以更好地理解本發明,并且其許多目的、特征和優點對于本領域的技術人員是顯而易見的。
圖1是根據本發明的一個實施例的晶片制造階段中的晶片的局部頂視圖。
圖2是根據本發明的一個實施例的另一晶片制造階段中的晶片的局部剖面側視圖。
圖3是根據本發明的一個實施例的另一晶片制造階段中的晶片的局部頂視圖。
圖4是根據本發明的一個實施例的另一晶片制造階段中的晶片的局部剖面側視圖。
圖5是根據本發明的一個實施例的另一晶片制造階段中的晶片的另一局部剖面側視圖。
圖6是根據本發明的一個實施例的另一晶片制造階段中的晶片的局部頂視圖。
圖7是根據本發明的一個實施例的另一晶片制造階段中的晶片的局部頂視圖。
圖8是根據本發明的一個實施例的另一晶片制造階段中的晶片的局部剖面側視圖。
圖9是根據本發明的一個實施例的另一晶片制造階段中的晶片的另一局部剖面側視圖。
圖10是根據本發明的一個實施例的另一晶片制造階段中的晶片的局部剖面側視圖。
圖11是根據本發明的一個實施例的另一晶片制造階段中的晶片的另一局部剖面側視圖。
圖12是根據本發明的一個實施例的另一晶片制造階段中的晶片的局部剖面側視圖。
圖13是根據本發明的一個實施例的另一晶片制造階段中的晶片的另一局部剖面側視圖。
圖14是根據本發明的一個實施例的另一晶片制造階段中的晶片的局部頂視圖。
圖15是根據本發明的一個實施例的另一晶片制造階段中的晶片的局部剖面側視圖。
圖16是根據本發明的一個實施例的另一晶片制造階段中的晶片的局部頂視圖。
圖17是根據本發明的一個實施例的存儲器陣列的電路圖。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于飛思卡爾半導體公司,未經飛思卡爾半導體公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200680051905.5/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





