[發(fā)明專利]NAND架構(gòu)存儲(chǔ)器裝置及操作

有效

• 申請(qǐng)?zhí)枺?/td>: 200680051664.4
• 申請(qǐng)日: 2006-12-19
• 公開（公告）號(hào): CN101361136A
• 公開（公告）日: 2009-02-04
• 發(fā)明（設(shè)計(jì)）人: 弗朗姬·F·魯帕爾瓦爾
• 申請(qǐng)（專利權(quán)）人: 美光科技公司
• 主分類號(hào): G11C16/04
• 分類號(hào): G11C16/04
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 劉國(guó)偉

技術(shù)領(lǐng)域

本發(fā)明大體來(lái)說(shuō)涉及半導(dǎo)體存儲(chǔ)器裝置，且特定來(lái)說(shuō)，本發(fā)明涉及NAND架構(gòu)存儲(chǔ)器裝置及其操作。

背景技術(shù)

通常提供存儲(chǔ)器裝置作為計(jì)算機(jī)或其它電子裝置中的內(nèi)部半導(dǎo)體集成電路。存在許多不同類型的存儲(chǔ)器，包含隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)及快閃存儲(chǔ)器。

快閃存儲(chǔ)器裝置已發(fā)展成為用于廣泛的電子應(yīng)用的非易失性存儲(chǔ)器的普遍來(lái)源。快閃存儲(chǔ)器裝置通常使用允許高存儲(chǔ)器密度、高可靠性及低功率消耗的單晶體管存儲(chǔ)器單元。所述單元的閾值電壓的改變通過(guò)對(duì)電荷存儲(chǔ)或陷獲層或其它物理現(xiàn)象的編程來(lái)確定每一單元的數(shù)據(jù)值。快閃存儲(chǔ)器的一般用途包含個(gè)人計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、數(shù)碼相機(jī)、數(shù)字媒體播放器、蜂窩式電話及可抽換式存儲(chǔ)器模塊。

快閃存儲(chǔ)器通常使用稱為NOR快閃及NAND快閃的兩種基本架構(gòu)中的一者。所述名稱從用于讀取所述裝置的邏輯而導(dǎo)出。在NOR快閃架構(gòu)中，一列存儲(chǔ)器單元與耦合到位線的每一存儲(chǔ)器單元并聯(lián)地耦合。在NAND快閃架構(gòu)中，一列存儲(chǔ)器單元僅與耦合到位線的列的第一存儲(chǔ)器單元串聯(lián)耦合。

隨著采用快閃存儲(chǔ)器裝置的電子系統(tǒng)的性能提高，快閃存儲(chǔ)器裝置的性能也應(yīng)提高。性能提高包含降低功率消耗、提高速度及提高存儲(chǔ)器密度。

由于上述原因，且由于所屬技術(shù)領(lǐng)域的技術(shù)人員在閱讀及了解本說(shuō)明書之后將明了的下述其它原因，所屬技術(shù)領(lǐng)域中需要替代性NAND存儲(chǔ)器架構(gòu)及其操作。

發(fā)明內(nèi)容

本發(fā)明解決存儲(chǔ)器裝置的上文所提及的問(wèn)題及其它問(wèn)題，且通過(guò)閱讀及學(xué)習(xí)以下說(shuō)明書將了解所述問(wèn)題。

說(shuō)明非易失性存儲(chǔ)器裝置使用經(jīng)修改的NAND架構(gòu)，其中存儲(chǔ)器單元的NAND串的兩端選擇性地耦合到同一位線。可采用與傳統(tǒng)NAND存儲(chǔ)器陣列相同的方式來(lái)完成對(duì)所述存儲(chǔ)器單元的編程及擦除。然而，根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器單元的讀取使用類似于DRAM裝置中的讀取操作的電荷共享技術(shù)完成。

各種實(shí)施例的NAND架構(gòu)包含兩個(gè)或兩個(gè)以上串聯(lián)耦合的場(chǎng)效晶體管非易失性存儲(chǔ)器單元串，所述單元的數(shù)據(jù)值由其閾值電壓確定。串的串聯(lián)耦合的存儲(chǔ)器單元中的第一者經(jīng)由第一選擇柵極選擇性地耦合到位線。所述串的串聯(lián)耦合的存儲(chǔ)器單元中的最后一者經(jīng)由第二選擇柵極選擇性地耦合到同一位線。所述串可在邏輯上分割為兩個(gè)子串，例如較低串及較高串。在對(duì)所述子串中的一者的目標(biāo)存儲(chǔ)器單元的讀取操作期間，剩余的子串用作表示所述目標(biāo)存儲(chǔ)器單元的數(shù)據(jù)值的電荷的存儲(chǔ)節(jié)點(diǎn)。應(yīng)注意，包含所述目標(biāo)存儲(chǔ)器單元的所述子串的一部分也可用作所述存儲(chǔ)節(jié)點(diǎn)的部分，如將在下文中更加詳細(xì)地解釋。

本發(fā)明仍進(jìn)一步提供具有不同范圍的方法及設(shè)備。

附圖說(shuō)明

圖1是根據(jù)本發(fā)明的實(shí)施例的具有至少一個(gè)存儲(chǔ)器裝置的電子系統(tǒng)的功能性方塊圖。

圖2是現(xiàn)有技術(shù)的實(shí)例性NAND存儲(chǔ)器陣列的一部分的示意圖。

圖3是根據(jù)本發(fā)明的實(shí)施例的NAND存儲(chǔ)器陣列的一部分的示意圖。

圖4是根據(jù)本發(fā)明的實(shí)施例的讀取存儲(chǔ)器單元的方法的流程圖。

圖5是根據(jù)本發(fā)明的實(shí)施例的具有至少一個(gè)存儲(chǔ)器裝置的存儲(chǔ)器模塊的功能性方塊圖。

具體實(shí)施方式

在對(duì)本發(fā)明實(shí)施例的以下詳細(xì)說(shuō)明中，參照形成本發(fā)明的一部分且其中以圖解說(shuō)明的方式顯示可在其中實(shí)踐本發(fā)明的具體實(shí)施例的附圖。充分詳細(xì)地說(shuō)明這些實(shí)施例以使所屬技術(shù)領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明，但應(yīng)了解，也可使用其它實(shí)施例，且可在不背離本發(fā)明的范圍的情況下做出過(guò)程、電或機(jī)械改變。因此，不應(yīng)以限制意義考慮以下詳細(xì)說(shuō)明，且本發(fā)明的范圍僅由隨附權(quán)利要求書及其等效物界定。

圖1是根據(jù)本發(fā)明的實(shí)施例的電子系統(tǒng)100的簡(jiǎn)化方塊圖。電子系統(tǒng)100包含非易失性存儲(chǔ)器裝置102，非易失性存儲(chǔ)器裝置102包含非易失性存儲(chǔ)器單元陣列104、地址解碼器106、行存取電路108、列存取電路110、控制電路112、輸入/輸出(I/O)電路114及地址緩沖器116。非易失性存儲(chǔ)器單元陣列104具有根據(jù)本發(fā)明的實(shí)施例的架構(gòu)。