[發(fā)明專利]封裝級(jí)結(jié)構(gòu)中的集成電容器、制作其的工藝和包含其的系統(tǒng)有效
| 申請(qǐng)?zhí)枺?/td> | 200680050142.2 | 申請(qǐng)日: | 2006-12-11 |
| 公開(公告)號(hào): | CN101351873A | 公開(公告)日: | 2009-01-21 |
| 發(fā)明(設(shè)計(jì))人: | J·J·唐;X·Y·曾;J·何;D·海 | 申請(qǐng)(專利權(quán))人: | 英特爾公司 |
| 主分類號(hào): | H01L21/48 | 分類號(hào): | H01L21/48;H01L23/498;H01L23/50;H01L23/64 |
| 代理公司: | 中國專利代理(香港)有限公司 | 代理人: | 柯廣華;陳景峻 |
| 地址: | 美國加利*** | 國省代碼: | 美國;US |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 封裝 結(jié)構(gòu) 中的 集成 電容器 制作 工藝 包含 系統(tǒng) | ||
1.一種封裝級(jí)結(jié)構(gòu)中的集成電容器,包括:
底部電極;
介電膜,包括第一表面和第二表面,其中,所述介電膜設(shè)置在所述底部電極上方和在所述底部電極上面;
結(jié)構(gòu)層,設(shè)置成鄰近于所述介電膜并與其接觸,其中,在所述第一表面和所述第二表面中的至少一個(gè)上所述結(jié)構(gòu)層與所述介電膜基本上共面,以及其中,所述結(jié)構(gòu)層是焊接掩模和核心層中的至少一個(gè);以及
頂部電極,設(shè)置在所述介電膜上方和在所述介電膜上面。
2.如權(quán)利要求1所述的集成電容器,其中,所述底部電極與封裝中的電源環(huán)和地環(huán)中的一個(gè)相耦合。
3.如權(quán)利要求1所述的集成電容器,其中,所述底部電極是封裝中的地環(huán)的一部分,以及其中,所述頂部電極是所述封裝中的電源環(huán)的一部分。
4.如權(quán)利要求1所述的集成電容器,其中,所述介電膜和所述結(jié)構(gòu)層具有基本上相同的組成。
5.如權(quán)利要求1所述的集成電容器,其中,所述結(jié)構(gòu)層是核心層,所述核心層還包括與所述介電膜相鄰并通過所述核心層與所述介電膜間隔開的電鍍通孔。
6.如權(quán)利要求1所述的集成電容器,其中,所述結(jié)構(gòu)層是核心層,所述核心層還包括與所述介電膜相鄰并通過所述核心層間隔開的電鍍通孔,所述制品還包括設(shè)置在所述頂部電極和所述底部電極中的至少一個(gè)上方的封裝層。
7.如權(quán)利要求1所述的集成電容器,其中,所述結(jié)構(gòu)層是核心層,所述制品還包括:
與所述頂部電極接觸的第一焊料突起;以及
與所述第一焊料突起接觸的管芯。
8.如權(quán)利要求1所述的集成電容器,其中,所述結(jié)構(gòu)層是核心層,所述核心層還包括與所述介電膜相鄰且通過所述核心層與所述介電膜間隔開的電鍍通孔,所述制品還包括:
第一焊料突起,耦合到所述頂部電極;
第一管芯,耦合到所述第一焊料突起;
第二焊料突起,耦合到所述電鍍通孔;以及
所述第二焊料突起耦合到所述第一管芯。
9.一種封裝級(jí)結(jié)構(gòu)中集成電容器的工藝,包括:
在核心層中形成第一通孔,其中,所述核心層包括第一側(cè)和第二側(cè);
在所述第一通孔中形成介電層;
在所述介電層上和所述核心層第二側(cè)之下形成底部電極;
在所述介電層上和所述核心層上方形成頂部電極;
在所述核心層中形成第二通孔;
從所述第二通孔形成電鍍通孔;以及
將所述核心層與管芯耦合。
10.如權(quán)利要求9所述的工藝,其中,耦合包括將所述管芯上的電容器焊料突起耦合到所述頂部電極,并將所述管芯上的電源焊料突起或信號(hào)焊料突起耦合到所述電鍍通孔。
11.如權(quán)利要求9所述的工藝,其中,形成介電層包括通過設(shè)置在所述核心層上方的模版來形成所述介電層。
12.如權(quán)利要求9所述的工藝,其中,形成所述頂部電極和所述底部電極其中之一包括完成所述電鍍通孔。
13.如權(quán)利要求9所述的工藝,在耦合之前,所述工藝還包括:
用焊接掩模層來覆蓋所述第一側(cè);
對(duì)所述焊接掩模層形成圖案,以便暴露所述頂部電極的至少一部分以及所述電鍍通孔的至少一部分。
14.一種封裝級(jí)結(jié)構(gòu)中集成電容器的工藝,包括:
在襯底上形成焊接掩模;
對(duì)所述焊接掩模進(jìn)行第一圖案化,以便暴露底部電極;
在所述底部電極上形成介電膜,其中,所述介電膜和所述焊接掩模共享共面表面;
對(duì)所述焊接掩模進(jìn)行第二圖案化,以便暴露至少第一鍵合指墊和管芯焊盤;以及
在所述介電膜上方電鍍頂部電極。
15.如權(quán)利要求14所述的工藝,還包括在第二圖案化期間暴露的管芯焊盤處定位管芯。
16.如權(quán)利要求14所述的工藝,還包括:
在第二圖案化期間暴露的管芯焊盤處定位管芯;以及
通過將所述管芯耦合到所述頂部電極,而對(duì)所述管芯進(jìn)行第一絲焊。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司,未經(jīng)英特爾公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200680050142.2/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺(tái)結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





