[發明專利]使用經修改的通過電壓在減小的程序干擾下對非易失性存儲器進行編程的方法

有效

• 申請號: 200680047551.7
• 申請日: 2006-12-13
• 公開（公告）號: CN101361134A
• 公開（公告）日: 2009-02-04
• 發明（設計）人: 格里特·簡·赫民克;大和田健
• 申請（專利權）人: 桑迪士克股份有限公司
• 主分類號: G11C16/04
• 分類號: G11C16/04;G11C11/56;G11C11/34
• 代理公司: 北京律盟知識產權代理有限責任公司
• 代理人: 劉國偉

技術領域

本發明涉及在減小的程序干擾下對非易失性存儲器進行編程。?

背景技術

半導體存儲器已越來越普遍地用于各種電子裝置中。例如，非易失性半導體存儲器用于蜂窩式電話、數碼相機、個人數字助理、移動計算裝置、非移動計算裝置及其他裝置。電可擦除可編程只讀存儲器(EEPROM)及快閃存儲器屬于最普遍的非易失性半導體存儲器。與傳統、具有完全特征的EEPROM相比，采用快閃存儲器(也是一類EEPROM)，可在一個步驟中擦除整個存儲器陣列或存儲器的一部分的內容。?

傳統EEPROM與快閃存儲器均使用浮動柵極，其定位在半導體襯底中的溝道區上方并與所述溝道區絕緣。所述浮動柵極定位在源極區與漏極區之間。控制柵極提供在所述浮動柵極上方并與所述柵極絕緣。通過保留在所述浮動柵極上的電荷的量來控制如此形成的晶體管的閾值電壓。即，在接通晶體管之前，為允許在其源極與漏極之間傳導而必須向所述控制柵極施加的最小量的電壓是通過浮動柵極上的電荷的電平來控制。?

某些EEPROM及快閃存儲器裝置具有用于存儲兩個范圍的電荷的浮動柵極，并因此可在兩種狀態(例如擦除狀態與編程狀態)之間編程/擦除所述存儲器元件。此快閃存儲器裝置有時稱為二進制快閃存儲器裝置，因為每一存儲器元件可以存儲一位數據。?

多狀態(還稱為多電平)快閃存儲器裝置是通過識別多個不同的經允許/有效的編程閾值電壓范圍來實施。每個不同閾值電壓范圍對應于存儲器裝置中所編碼的數據位集的一預定值。例如，當可將每個存儲器元件放置在對應于四個不同閾值電壓范圍的四個離散電荷帶的一者中時，每個存儲器元件可以存儲兩位數據。?

通常，在程序操作期間施加于控制柵極的程序電壓Vpgm是作為一系列脈沖施加，其量值隨時間而增加。在一種可行的方法中，脈沖的量值是隨每次連續脈沖而增加預定步進大小，例如0.2至0.4V。可以將Vpgm施加于快閃存儲器元件的控制柵極。在程序脈沖之間的周期中，實施驗證操作。即，在連續編程脈沖之間讀取正并行編程的元件群組的每個元件的編程電平，以確定所述電平是等于還是大于正將元件編程到的驗證電?平。對于多狀態快閃存儲器元件陣列而言，可針對元件的每一狀態執行驗證步驟以確定所述元件是否已到達其與數據相關聯的驗證電平。例如，能夠以四種狀態存儲數據的多狀態存儲器元件可能需要針對三個比較點來執行驗證操作。?

此外，當對EEPROM或快閃存儲器裝置(例如NAND串中的NAND快閃存儲器裝置)進行編程時，通常將Vpgm施加于控制柵極并對位線進行接地，從而使來自單元或存儲器元件(例如存儲元件)的溝道的電子得以注入浮動柵極中。當電子在浮動柵極中累積時，浮動柵極變成帶負電并且存儲器元件的閾值電壓會升高，從而將存儲器元件視為處于編程狀態。在標題為“非易失性存儲器的源極側自我增壓技術”的美國專利案6,859,397及2005年2月3日公布的標題為“檢測過編程存儲器”的美國專利申請公告案2005/0024939中可找到關于此類編程的更多信息，兩個申請案以全文引用的方式并入本文。?

在對選擇的存儲器元件進行編程期間，可能在稱為程序干擾的過程中不注意地對鄰近存儲器元件進行編程。例如，當將Vpgm施加于字線時，可能會不注意地對并不希望編程但是與經選擇以進行編程的存儲器元件在相同的字線上的存儲器元件進行編程。可使用若干技術來防止程序干擾。例如，采用自我增壓，電性隔離與未選擇的位線相關聯的溝道，并且在編程期間將一通過電壓(例如10V)施加于與未選擇的存儲器元件相關聯的字線。未選擇的字線耦合到與未選擇的位線相關聯的溝道，從而使一電壓(例如8V)存在于未選擇的位線的溝道中，這往往減小程序干擾。因此，自我增壓使電壓增壓存在于溝道內，這往往降低橫跨穿隧氧化物的電壓并因而減小程序干擾。此外，局部自我增壓(LSB)與擦除區域自我增壓(EASB)嘗試通過將先前編程元件的溝道與所禁止的元件的溝道隔離來減小程序干擾。?