[發明專利]具有可重定目標的存儲器單元冗余的存儲器

無效

• 申請號: 200680046747.4
• 申請日: 2006-11-01
• 公開（公告）號: CN101331554A
• 公開（公告）日: 2008-12-24
• 發明（設計）人: 凱文·M·康利;約拉姆·錫達
• 申請（專利權）人: 桑迪士克股份有限公司
• 主分類號: G11C29/00
• 分類號: G11C29/00
• 代理公司: 北京律盟知識產權代理有限責任公司
• 代理人: 劉國偉

技術領域

本發明涉及非易失性存儲器，且特定來說涉及使用快閃存儲器中的冗余數據存儲單元來取代有缺陷的數據存儲單元。

背景技術

如今有許多商業上成功的非易失性存儲器產品被使用，尤其以小形狀因數卡的形式，其采用形成于一個或一個以上集成電路芯片上的快閃EEPROM(電子可擦除可編程只讀存儲器)單元的陣列。存儲器控制器(其通常但不一定位于單獨的集成電路芯片上)與主機(所述卡以可移除方式連接到所述主機)界接并控制所述卡內存儲器陣列的操作。這一控制器通常包含微處理器、某一非易失性只讀存儲器(ROM)、易失性隨機存取存儲器(RAM)及一個或一個以上特殊電路，例如當在編程與讀取數據期間數據穿過所述控制器時，由所述數據來計算錯誤校正碼(ECC)的特殊電路。市售卡中的某些為CompactFlash^TM(CF)卡、多媒體卡(MMC)、安全數字(SD)卡、智能媒體卡、個人標簽(P-標簽)及存儲棒卡。主機包含個人計算機、筆記本計算機、個人數字助理(PDA)、各種數據通信裝置、數碼相機、蜂窩電話、便攜式音頻播放器、汽車音響系統及同類設備。除存儲卡實施方案之外，可替代地將此類存儲器嵌入到各類主機系統中。

有兩個一般的存儲器陣列架構(即，NOR及NAND)已應用到商業中。在典型的NOR陣列中，將存儲器單元連接在相鄰位線源極與汲極擴散之間，所述擴散沿列方向延伸，其中控制柵極連接到沿單元行延伸的字線。存儲器單元包含至少一個存儲元件，所述元件定位于源極與汲極之間的單元溝道區域的至少一部分上。因此，所述存儲元件上已編程的電荷電平控制所述單元的操作特征，從而可通過向已尋址存儲器單元施加適當的電壓來讀取所述單元。在第5,070,032、5,095,344、5,313,421、5,315,541、5,343,063、5,661,053及6,222,762號美國專利中提供這種單元的實例、其在存儲器系統中的使用及其制造方法。將這些專利連同此申請案中所引用的所有其它專利、專利申請案及其它公開案以引用方式全文并入本文中。

NAND陣列利用兩個以上存儲器單元(例如16或32個)的串聯串，其連同一個或一個以上選擇晶體管連接在個別位線與參考電位之間以形成單元列。字線跨越大量的這些列內的單元而延伸。通過使所述串中的剩余單元硬開啟以使流過一串的電流取決于存儲在已尋址單元中的電荷電平來在編程期間讀取及驗證一列內的個別單元。第5,570,315、5,774,397、6,046,935及6,522,580號美國專利中提出NAND架構陣列的實例及其作為存儲器系統的一部分的操作。

先前所引用專利中論述的當前的快閃EEPROM陣列的電荷存儲元件中最常見的是導電浮柵，其通常由導電摻雜的多晶硅材料形成。可用于快閃EEPROM系統的替代類型的存儲器單元利用非導電介電材料替代所述導電浮柵來以非易失性方式存儲電荷。由氧化硅、氮化硅及氧化硅(ONO)形成的三層介電質夾入導電控制柵極與存儲器單元溝道上的半導電襯底的表面之間。通過將電子從單元溝道注入到氮化物(在所述氮化物中所述電子受到截獲并存儲在受限區域中)中來編程所述單元，且通過將熱電洞注入到氮化物來擦除所述單元。哈拉爾(Harari)等人的美國專利申請公開案第2003/0109093號中描述采用介電存儲元件的幾個特定單元結構與陣列。

和在多數集成電路應用中一樣，對于快閃EEPROM存儲器陣列來說，也存在縮小實施某些集成電路功能所需的硅襯底面積的壓力。一直需要增加可存儲在既定面積的硅襯底中的數字數據的量，以便增加既定尺寸的存儲卡及其它類型的封裝的存儲容量，或既增加容量又減小尺寸。用于增加數據存儲密度的一種方式是每一存儲器單元及/或每一存儲單元或元件存儲一個以上位的數據。這可通過將存儲元件電荷電平電壓范圍的窗口分為兩種以上的狀態而實現。使用四個這種狀態允許每一單元存儲兩個位的數據，使用八個狀態允許每一存儲元件存儲三個位的數據，依此類推。使用浮柵的多狀態快閃EEPROM結構及其操作描述于第5,043,940及5,172,338號美國專利中，且對于使用介電浮柵的結構，其描述于第2003/0109093號前述美國專利申請公開案中。出于各種原因，也可按第5,930,167號及第6,456,528號美國專利中所述的方式以兩種狀態(二進制)操作多狀態存儲器陣列的選定部分。