[發(fā)明專利]高密度三維半導(dǎo)體晶片封裝

有效

• 申請?zhí)枺?/td>: 200680045630.4
• 申請日: 2006-11-01
• 公開（公告）號: CN101322231A
• 公開（公告）日: 2008-12-10
• 發(fā)明（設(shè)計）人: 奇門·于;廖智清;赫姆·塔克亞爾
• 申請（專利權(quán)）人: 桑迪士克股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L23/538;H01L25/065;H01L25/10;H01L21/66
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 劉國偉

技術(shù)領(lǐng)域

本發(fā)明的實施例涉及一種由以三維布置堆疊於襯底層上的多個半導(dǎo)體晶片形成 的半導(dǎo)體封裝。

背景技術(shù)

對便攜式消費者電子裝置的需求的強勁增長正在推動著對高容量存儲裝置的需 要。非易失性半導(dǎo)體存儲器裝置，例如快閃存儲器存儲卡，正變得廣泛地用于滿足對 數(shù)字信息存儲及交換的不斷增長的需求。其便攜性、通用性及堅固的設(shè)計，連同其較 高的可靠性及大容量，使得此類存儲器裝置成為用于各種電子裝置的理想選擇。例如， 所述裝置包含數(shù)碼音樂播放器、蜂窩式電話、手持PC、數(shù)碼相機、數(shù)碼視頻攝錄機、 智能電話、汽車導(dǎo)航系統(tǒng)及電子書。

快閃存儲器存儲卡采用許多不同配置，但一般包含容納于標(biāo)準(zhǔn)大小及形狀外殼內(nèi) 的半導(dǎo)體封裝。所述標(biāo)準(zhǔn)外殼包含SD(安全數(shù)字)卡、小型快閃、智能媒體、微型SD 卡、MMC、xD卡、Transflash存儲器卡或存儲器棒。用于此類存儲器裝置的半導(dǎo)體封 裝包含集成電路，其通常具有無源組件、一個或一個以上存儲器芯片且在某些配置中 具有安裝于襯底上并電連接到襯底的控制器芯片。其上可形成有集成電路的襯底包含 印刷電路板、引線框架及聚酰亞胺卷帶。一旦形成于襯底上，所述集成電路便囊封于 模制化合物中，所述模制化合物保護(hù)集成電路并從所述封裝移除熱。

在一旦存儲器裝置包含多個離散半導(dǎo)體封裝，而每一半導(dǎo)體封裝操縱不同功能的 情況下，當(dāng)前可將多個集成電路組件封裝在一起以在單個封裝中提供完整的電子系統(tǒng)。 例如，多芯片模塊(″MCM″)通常包含多個芯片，所述芯片并排安裝在襯底上且隨后加 以封裝。另一實例是系統(tǒng)封裝(″SiP″)，其中可在襯底上堆疊多個芯片且隨后加以封裝。

由于當(dāng)前使用的多數(shù)標(biāo)準(zhǔn)存儲器卡的形式因數(shù)是固定的，因此通常僅存在以下兩 種方式來增加卡內(nèi)的存儲器密度：使用較高密度的存儲器芯片，及在單個封裝中堆疊 更多存儲器晶片。由于存儲器卡空間有限，因此在封裝中堆疊更多存儲器芯片的方法 正變得越來越困難且昂貴。

關(guān)于在封裝中制作堆疊存儲器晶片的另一顧慮是在囊封過程期間堆疊晶片所遭 受的應(yīng)力。囊封設(shè)備可輸出大約0.8噸的注射力以將模制化合物驅(qū)入模腔中。對于具 有大約4.5mm乘2.5mm的焊盤的晶片，此注射力可產(chǎn)生向下作用于晶片上的大約1.2 kgf/mm²的壓力。在過去，半導(dǎo)體晶片能夠更好地承受在模制過程期間產(chǎn)生的應(yīng)力。

然而，晶片厚度已減小到大約2密耳到13密耳的范圍。在所述厚度下，晶片經(jīng)常無法 承受囊封過程期間產(chǎn)生的應(yīng)力，且可能發(fā)生一個或一個以上晶片中的破裂(稱為晶片龜 裂)。

堆疊存儲器晶片的另一顧慮是在將晶片堆疊在一起并安裝在襯底上之后對晶片 進(jìn)行測試。如果由于晶片龜裂或任何其它原因，所述晶片的一者最后證明有缺陷，那 么必須丟棄整個晶片堆疊。

發(fā)明內(nèi)容

本發(fā)明的實施例涉及一種半導(dǎo)體封裝，其包含安裝在襯底的堆疊及接合層上的多 個半導(dǎo)體晶片，所述襯底例如是卷帶自動接合過程中使用的聚酰亞胺卷帶。可從卷軸 提供所述卷帶，所述卷帶具有多個重復(fù)的跡線圖案及形成于其上的接觸墊。所述跡線 各自包含經(jīng)對準(zhǔn)的互連墊，所述互連墊位于所述襯底的各自頂部及底部表面上以用于 在將所述圖案單個化、對準(zhǔn)并堆疊后，將一個圖案的跡線接合到另一圖案的跡線。

盡管仍為所述卷軸的一部分，但可將多個半導(dǎo)體晶片安裝在所述襯底的圖案上。 在實施例中，所述半導(dǎo)體晶片可包括快閃存儲器陣列。可將控制器晶片(例如，ASIC) 安裝在來自第二卷軸卷帶的圖案上。所述卷軸卷帶上的導(dǎo)電跡線圖案形成于所述襯底 中，使得所述導(dǎo)電跡線與半導(dǎo)體晶片上的每一晶片接合墊對準(zhǔn)以允許將所述晶片直接 接合到所述襯底。

一旦將所述快閃存儲器晶片安裝在所述襯底上，便可將所述襯底單個化成多個層 并堆疊在一起。然而，為了使所述控制器晶片唯一尋址所述堆疊中的特定快閃存儲器 晶片，將支撐存儲器晶片的每一襯底上的一群組跡線用作地址引腳并相對于其它襯底 上的跡線布局沖壓成唯一布局。可跨越一個或一個以上地址跡線，穿過所述襯底沖壓 一孔以電隔絕選定的晶片接合墊。通過給襯底上的每一快閃存儲器半導(dǎo)體晶片提供唯 一地址跡線布局，所述控制器晶片可有選擇地尋址每一存儲器晶片。