[發明專利]高密度三維半導體晶片封裝

有效

• 申請號: 200680045630.4
• 申請日: 2006-11-01
• 公開（公告）號: CN101322231A
• 公開（公告）日: 2008-12-10
• 發明（設計）人: 奇門·于;廖智清;赫姆·塔克亞爾
• 申請（專利權）人: 桑迪士克股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L23/538;H01L25/065;H01L25/10;H01L21/66
• 代理公司: 北京律盟知識產權代理有限責任公司
• 代理人: 劉國偉

1.一種半導體封裝，其包括：

多個堆疊襯底層，所述多個堆疊襯底層各自包含電跡線圖案；以及

多個半導體晶片，其附加到所述多個堆疊襯底層；

其中通過有選擇地切斷給定堆疊襯底層上的所述電跡線中的一個或 一個以上電跡線，可相對于其它堆疊襯底層上的其它半導體晶片而唯一地 尋址所述給定堆疊襯底層上的半導體晶片。

2.如權利要求1所述的半導體封裝，其中所述給定堆疊襯底層上的 所述一個或一個以上電跡線是通過穿過所述給定襯底層沖壓一個或一個 以上孔來切斷的，所述一個或一個以上孔切斷所述一個或一個以上電跡 線。

3.如權利要求1所述的半導體封裝，其中所述多個半導體晶片包括 快閃存儲器半導體晶片。

4.如權利要求1所述的半導體封裝，其中所述多個堆疊襯底層是從 卷帶自動接合過程中使用的單個卷軸的卷帶單個化的。

5.如權利要求1所述的半導體封裝，其中多個堆疊襯底層是四個堆 疊襯底層且所述多個半導體晶片是四個半導體晶片。

6.一種半導體封裝，其包括：

多個堆疊襯底層，所述多個堆疊襯底層中的一襯底層包含電跡線圖 案；

多個半導體晶片，所述多個半導體晶片中的一晶片安裝于所述襯底層 上，所述襯底層上的所述電跡線圖案接合到所述晶片上的接合墊；以及

所述電跡線圖案的一群組跡線具有通過有選擇地切斷給定堆疊襯底 層上的所述電跡線中的一個或一個以上電跡線以從一個或一個以上接合 墊切斷而相對于所述半導體晶片中的其它半導體晶片向所述晶片提供唯 一地址的布局。

7.如權利要求6所述的半導體封裝，其中所述給定堆疊襯底層上的 所述一個或一個以上電跡線是通過在所述襯底中沖壓一個或一個以上孔 以從所述一個或一個以上接合墊切斷所述群組跡線的一個或一個以上跡 線來切斷的。

8.如權利要求6所述的半導體封裝，其中所述多個堆疊襯底層是從 卷帶自動接合過程中使用的單個卷軸的卷帶單個化的。

9.一種半導體封裝，其包括：

多個堆疊襯底層，所述多個堆疊襯底層的每一襯底層包含電跡線圖 案，所述電跡線圖案的電跡線與每一其它堆疊襯底層中的對應跡線對準， 每一堆疊襯底層中的所述對應電跡線電耦合在一起；

多個半導體晶片，所述多個半導體晶片中的一個晶片安裝于所述多個 襯底層的每一襯底層上，給定堆疊襯底層上的所述電跡線圖案接合到所述 給定堆疊襯底層上的所述半導體晶片上的接合墊；以及

每一襯底層中的所述電跡線圖案的一群組n個跡線，其中n大于或等 于所述多個半導體晶片中的半導體晶片的數目，每一襯底層內的每一群組 n個跡線具有由有選擇地切斷的一個或一個以上跡線界定的布局，所述一 個或一個以上跡線的所述布局對于每一襯底層中的每一群組n個跡線而言 均不同。

10.如權利要求9所述的半導體封裝，其中所述電跡線中的所述一個 或一個以上電跡線是通過穿過每一襯底層沖壓一個或一個以上孔來切斷 的，所述一個或一個以上孔切斷所述一個或一個以上電跡線。

11.如權利要求9所述的半導體封裝，其中所述多個堆疊襯底層是四 個堆疊襯底層且所述多個半導體晶片是四個快閃存儲器半導體晶片。

12.如權利要求11所述的半導體封裝，其進一步包括第五襯底層， 所述第五襯底層包含用于控制所述四個快閃存儲器半導體晶片的操作的 控制器半導體晶片。

13.如權利要求11所述的半導體封裝，其中n等于四。

14.如權利要求13所述的半導體封裝，其中所述四個堆疊襯底層的 每一者中的所述群組的四個跡線具有與所述接合墊電隔絕的所述四個跡 線中的三個。