[發明專利]軟件輔助的嵌套硬件事務

有效

• 申請號: 200680044905.2
• 申請日: 2006-12-15
• 公開（公告）號: CN101317160A
• 公開（公告）日: 2008-12-03
• 發明（設計）人: L·彼得森;B·薩哈;A－R·阿德－塔巴塔巴伊
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F11/14
• 分類號: G06F11/14
• 代理公司: 永新專利商標代理有限公司
• 代理人: 王英

1.一種用于輔助嵌套事務的硬件執行的裝置，包括：

執行資源，用于執行第一事務和嵌套在所述第一事務之內的第二事務；

監控模塊，用于在所述第二事務執行期間檢測無效事件；

記錄模塊，用于獲取在所述第二事務執行期間將被改變的存儲單元中 的值的快照，其中該獲取發生在所述存儲單元的該值被改變之前；以及

回滾模塊，用于一旦所述監控模塊在所述第二事務執行期間檢測到無 效事件，就將所述存儲單元回滾到所述快照。

2.根據權利要求1所述的裝置，其中，所述執行資源包括用于在所述 第一事務和所述第二事務開始時執行開始事務指令的邏輯，并且其中，所 述執行資源還包括用于在所述第一事務和所述第二事務結束時執行結束事 務的邏輯。

3.根據權利要求1所述的裝置，其中，所述監控模塊包括用于在所述 第二事務執行期間檢測無效事件的高速緩存一致性單元。

4.根據權利要求3所述的裝置，其中，所述高速緩存一致性單元包括 與存儲單元相關聯的位，并且其中，一旦檢測到無效事件就將所述位翻轉 為第一邏輯值以表示發生無效事件。

5.根據權利要求1所述的裝置，其中，所述記錄模塊還擁有中止處理 程序堆棧，所述中止處理程序堆棧存儲有堆疊在與所述第一事務相關聯的 第一層中止處理程序之上的與所述第二事務相關聯的第二層中止處理程 序。

6.根據權利要求5所述的裝置，其中，所述回滾模塊包括控制轉移模 塊，所述控制轉移模塊用于，如果所述監控模塊在所述第二事務執行期間 檢測到無效事件，則將控制轉移給所述第二層中止處理程序。

7.根據權利要求1所述的裝置，其中，所述記錄模塊包括用于存儲所 述快照的本地存儲器。

8.根據權利要求7所述的裝置，其中，所述本地存儲器用于存儲所述 快照，所述快照被存儲在快照堆棧中，在所述快照堆棧中，所述快照堆疊 于在執行所述第一事務之前獲取的快照之上。

9.根據權利要求7所述的裝置，其中，所述本地存儲器是從由隨機存 取存儲器、多個寄存器以及多個鎖存器構成的組中選取的。

10.根據權利要求9所述的裝置，其中，所述隨機存取存儲器是靜態 隨機存取存儲器。

11.根據權利要求9所述的裝置，其中，所述隨機存取存儲器是動態 隨機存取存儲器。

12.一種用于輔助嵌套事務的硬件執行的裝置，包括：

處理器，包括：

執行邏輯，用于執行第一事務和嵌套在所述第一事務之內的第二 事務；

監控邏輯，用于確定在所述第一或第二事務執行期間是否發生無 效訪問；

本地存儲器，用于存儲來自在所述第一事務執行期間將被寫入的 存儲單元的第一組值、以及來自在所述第二事務執行期間將被寫入的 存儲單元的第二組值；

處理程序模塊，用于如果在所述第二事務執行期間發生無效訪問， 則把在所述第二事務執行期間將被寫入的存儲單元恢復為所述第二組 值。

13.根據權利要求12所述的裝置，其中，所述處理器是主處理器。

14.根據權利要求12所述的裝置，其中，所述處理器是微處理器。

15.根據權利要求12所述的裝置，其中，所述處理器是處理內核。

16.根據權利要求12所述的裝置，其中，所述處理器是邏輯處理器。

17.根據權利要求12所述的裝置，其中，所述處理器是嵌入式處理器。

18.根據權利要求12所述的裝置，其中，所述處理器是多線程處理器。

19.根據權利要求12所述的裝置，其中，所述處理器是多內核處理器。