[發明專利]軟件輔助的嵌套硬件事務

有效

• 申請號: 200680044905.2
• 申請日: 2006-12-15
• 公開（公告）號: CN101317160A
• 公開（公告）日: 2008-12-03
• 發明（設計）人: L·彼得森;B·薩哈;A－R·阿德－塔巴塔巴伊
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F11/14
• 分類號: G06F11/14
• 代理公司: 永新專利商標代理有限公司
• 代理人: 王英

技術領域

本發明涉及處理器執行的領域，具體地，涉及提供嵌套事務(nested transaction)的高效執行。

背景技術

半導體工藝和邏輯設計的進展使集成電路器件上可存在的邏輯的數量 能夠得以增加。從而，計算機系統配置從在系統中有單個或多個集成電路 演變為在單個集成電路上存在多個內核和多個邏輯處理器。集成電路典型 地包括一個處理器管芯(die)，其中該處理器管芯可以包括任意數量的內核 或邏輯處理器。

舉例來說，單個集成電路可以擁有一個或多個內核。術語內核通常指 的是在集成電路上的邏輯所具有的維護獨立的架構狀態的能力，其中每個 獨立的架構狀態與至少某些專用執行資源相關聯。舉另外一個例子，單個 集成電路或單個內核可以具有用于執行多個軟件線程的多個邏輯處理器， 其也被稱作多線程集成電路或多線程內核。多個邏輯處理器在為各個邏輯 處理器維護一個特有架構狀態的同時，通常共享公用數據高速緩存、指令 高速緩存、執行單元、分支預測器、控制邏輯、總線接口和其它處理器資 源。

集成電路上日益增長的內核和邏輯處理器的數目，使得能夠執行更多 的軟件線程。然而，可以同時執行的軟件線程的數目的增加已引起多個軟 件線程之間共享數據的同步問題。一種通用的在多內核或多邏輯處理器系 統中訪問共享數據的方案包括使用鎖以保證對共享數據的多個訪問間的互 斥。然而，日益增長的執行多個軟件線程的能力可能導致不正確的爭用以 及執行的串行化。

另一種方案是使用事務執行(transactional?execution)來訪問共享存儲器 以執行指令和對數據進行操作。通常事務執行包括推測地執行多個微操作、 操作或指令的組合。處理器、內核或線程在推測執行事務期間，追蹤讀出 和寫入的存儲單元(memory?location)，以便察看其它處理器、內核或線程 是否訪問那些存儲單元。如果其它線程改變了那些存儲單元，則重新啟動 該事務并且從其起點重新執行。目前，事務中將要改變的存儲單元的值保 存在其它地方，因此，如果需要重新執行該事務，可以恢復所有存儲器/ 寄存器的原始狀態。

然而，隨著事務執行的進展，軟件程序員開始使用嵌套事務，即一組 指令/操作要在另一組外層/包含式(enclosing)的指令/操作之內執行并作 為它的一部分。結果，導致當前支持嵌套事務的硬件低效率地執行嵌套事 務。

例如，假設將要執行外層事務和嵌套在該外層事務之內的內層事務。 在進入該外層事務之前，當前硬件支持通常保存將要改變的存儲單元的值。 然而，當該內層事務執行時，如果發生中止或無效事件，則存儲單元的狀 態通常被回滾到要求重新執行該外層事務和內層事務的、該存儲單元的原 始狀態。當在彼此內部存在更多嵌套事務時，這個簡單的例子將被放大。 特別地，如果在位于事務層次結構深處的嵌套事務內發生中止，則不得不 無故重新執行大量與該中止不相關聯的嵌套事務。

附圖說明

通過例子闡明本發明，并且本發明并不是要被限制于附圖中的各圖。

圖1說明了高效地執行嵌套事務的處理器的一個實施例。

圖2說明了記錄模塊(logging?module)在包括嵌套事務的偽代碼中不 同點處的一個實施例。

圖3說明了高效地執行嵌套事務的處理器的另一個實施例。

圖4說明了用于執行在上一層事務之內的當前層嵌套事務的流程圖的 一個實施例。

圖5說明了用于執行嵌套事務的流程圖的一個實施例。

具體實施方式

在以下的說明中，給出了許多特定細節，例如用于事務執行的特定硬 件支持、處理器中特定類型的本地存儲器(local?memory)、以及特定類型的 存儲單元等等的例子，以供細致了解本發明。然而，對本領域的技術人員 將顯而易見的是，不必使用這些特定細節來實現本發明。在其它情況下， 沒有詳細描述公知的組件或方法，例如用軟件對事務進行編碼、用硬件來 劃分事務、多內核和多線程處理器的架構、以及微處理器的特定操作細節， 以免不必要地使本發明難于理解。